资源列表
Step-wave
- 通过数字电路实现阶梯波发生器，已包含PCB的设计制作-Staircase generator with digital circuits, with the PCB design
DianZiZhong
- 智能数字钟完整Verilog HDL代码，数码管显示，三个按键控制，能完整显示年月日和时分秒及对其的调整设置，能设置闹钟，有秒表，有10秒倒计时-Alarmclock Verilog HDL
pc-matrix
- 简单CPU verilog代码，完全按照COA中描述的结构，是微程序实现-simple structure cpu code, using verilog-HDL, totally struct the organization according to the COA,
sine
- 简易的正弦信号发生器，用verilog代码写成-A simple sinusoidal signal generator, written with verilog code
zmm_AD9218
- adi公司的ad9218的verilog程序，调试通过！谢谢指正-verilog program for the the adi company ad9218, through debugging.Thank correction
a-kind-of-digital-pilvji
- 简单数字频率计 可以测出较多种信号的频率 简单实用-a kind of digital pilvji
FPGA-based-multi-Divider
- 分频器是指使输出信号频率为输入信号频率1/N的电子电路,N是分频系数。在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作，常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到所需要的各种频率成分，分频器是一种主要变换手段。 本文当中，在分析研究和总结了分频技术的发展趋势的基础上，以实用、可靠、经济等设计原则为目标，介绍了基于FPGA的多种分频器的设计思路和实现方法。本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在QuartusⅡ工具软件环境下
divider
- 基于FPGa的32为除法器，从别的地方搞来的，给大家共享以下，算是做贡献。-Divider based on the FPGA 32, to engage in from somewhere else, to share the following to be considered to contribute to.
1
- 这是一个加法器，可以用来计算多位的加法运算。有需要的可以自己下载。-This is an adder, can be used to calculate the number of addition operations. Needs to download.
FHT_example
- 面积和速度的互换是FPGA/CPLD设计的一个重要思想。乒乓操作、串并转换-The balance between area and speed is a important idea in the design of FPGA/CPLD. Ping-pong operation、the conversion between series and parellel
spi_interface
- coorunnerii spi interface master 中的spi与从设备的接口程序-coorunnerii spi interface master
based-nRF2401system-design
- 基于NRF240的无线接收模块 基于msp430单片机实现的低功耗产品-Low-power wireless receiver module NRF240 msp430 microcontroller