资源列表
lab8
- 有关fpga存储器的设计，开发板为DE2-70，内附word文档说明-Fpga memory designs, development boards for the DE2-70, containing a word document descr iptions
adder_3
- 加法器的实现，代码可直接使用，在FPGA上调试-The realization of the adder, the code can be used directly on the FPGA debugging
aes_fsl_interface
- aes to fsl with xilinx fpga
fulladder
- 全加器 东北大学秦皇岛分校 电子设计自动化 实验-Full adder Northeastern University at Qinhuangdao electronic design automation experiment
half-adder
- 半加器 东北大学秦皇岛分校 电子设计自动化 实验-Half adder Northeastern University at Qinhuangdao electronic design automation experiment
add_8
- 八位加法器 东北大学秦皇岛分校 电子设计自动化 实验-Eight adder Northeastern University at Qinhuangdao electronic design automation experiment
LCD
- LCD 控制 东北大学秦皇岛分校 电子设计自动化 实验-LCD control Northeastern University at Qinhuangdao electronic design automation experiment
er
- 秒表 东北大学秦皇岛分校 电子设计自动化 实验-Stopwatch Northeastern University at Qinhuangdao electronic design automation experiment
src
- c8051 core vhdl c8051 core vhdl-c8051 core
FA_pow
- Power estimation of full adder including SAF and VCD file
trafficlight
- 该数字系统完成对十字路*通信号灯的控制，十字路口由一条东西方向的主干道(简称A道)和南北方向的支干道(简称B道)构成。 十字路*通灯控制规则为： (1) 初始状态为4 个方向的红灯全亮，时间1s。 (2) 东西方向绿灯亮，南北方向红灯亮。东西方向通车，时间30s。 (3) 东西方向黄灯亮，南北方向红灯亮，时间5s。 (4) 东西方向红灯亮，南北方向绿灯亮。南北方向通车，时间20s。 (5) 东西方向红灯亮，南，北方向黄灯亮，时间5s。 (6) 返回(2)，继续运行。
verilog_lecture
- Verilog basic useful for verilog beginners.