资源列表
simple_spi_latest.tar
- SPI主机的Verilog代码，有详细的文档说明。文件无密码！-SPImaster Verilog code, with detailed documentation. No password!
PipelineSim
- 用verilog编写的简单流水线CPU，指令集根据DLX指令集修改而来。只支持定点操作.-Verilog prepared by the simple lines with a CPU, instruction set modified from under the DLX instruction set. Supports only fixed-point operation.
UART
- UART发送数据 中断接受数据 UART发送数据 中断接受数据-UART interrupt receive UART transmit data
am1808_zce_ibis_model_
- 基于AM1808系统开发电路系统产品,电路仿真模型文件-based on am1808 circle design and simulation
ImplementationofaMulti_channelParallelDataAcquisit
- 基于CPLD的并行多路数据采集控制器,包括源代码、测试文件、说明文档。河北大学学报(自然科学版) 2005年 04期 文章“基于CPLD的并行多路数据采集控制器”相应的源代码，作者公开 -Implementation of a Multi_channel Parallel Data Acquisition Controller with CPLD，include source code、testbench and documentation。 source code of the
usb
- USB的verilog IP模块，经过DesignCompiler综合验证-USB-verilog IP module, comprehensive verification through DesignCompiler
TrafficLightControler
- 采用状态机方法设计的交通灯控制器，添加了紧急状态，并且具有时间倒计时显示功能，VHDL源代码-a traffic light controller designed by State machine , a state of emergency is added, and a time countdown display, VHDL source code
FSKPSK
- 基于QuartusII的FSK、PSK实现，完整工程文件，下载就可以运行。-Based QuartusII of FSK, PSK implementation, complete project file, download to run.
Altera
- Altera公司内部培训资料，含有多分权威PDF资料，入门提高一步到位。-Altera internal training materials, the authority of PDF data with multisection, started to improve in one step.
assignment_1_part_2
- sample of VHDL coding
clock
- 数字时钟 带数码显示 并且有异步清零的效果-shuzishizhong
T51
- 免费的8051 VHDL 原码。很好的风格。 完整的说明和模拟环境。 实现后的面积很小，速度很高。我比较过这个码与商业的产品， 毫不逊色，在速度上还略有优势。 验证过了串口，输出入口，定时单元及运算单元。 -Free 8051 VHDL source. Good style. Complete descr iption and simulation environment. After achieving the small size of the high speed. I have comp