CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .15 .16 .17 .18 .19 2920.21 .22 .23 .24 .25 ... 4323 »
  1. usb_test

    0下载:
  2. altera cyclone 2c35开发板,测试usb通用串行总线,verilog编写的-altera cyclone 2c35 development board test usb Universal Serial Bus, verilog prepared
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:10.69kb
    • 提供者:
  1. sram_test

    0下载:
  2. cyclone 2c35 开发板sram测试的verilog代码。-cyclone 2c35 development board sram test verilog code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:90.97kb
    • 提供者:
  1. DDR_check

    0下载:
  2. altera公司cycloneII 2c35开发测试DDR的verilog代码,带仿真波形图。-altera cycloneII 2c35 verilog code development and testing DDR, with simulation waveform.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:108.21kb
    • 提供者:
  1. EP5_PWM_GENERATOR

    0下载:
  2. PWM信号发生器VHDL源程序+设计思路等等的内容-The contents of the PWM signal generator VHDL source+ design ideas, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:44.17kb
    • 提供者:吴九鹏
  1. equalfreq

    0下载:
  2. 采用verilog语言实现的等精度频率测量,在FPGA仿真通过-design of Equal precision frequency measurement with verilog HDL in FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:829.92kb
    • 提供者:changliang
  1. div50m

    0下载:
  2. 用VHDL代码编写的50分频器,已经经过Quarter仿真,证明正确,可用于计时器中-50 divider using VHDL code has After Quarter simulation, proved correct, can be used in the timer
  3. 所属分类:LabView

    • 发布日期:2017-11-14
    • 文件大小:1.22kb
    • 提供者:赵晓星
  1. ca_code_VHDL

    0下载:
  2. 本程序是ca码的FPGA产生程序,希望在此能够给与大家共享-This program is ca code generated by FPGA program, I hope to give everyone shared this
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-07
    • 文件大小:886byte
    • 提供者:cjian628
  1. uart_trs_state

    0下载:
  2. 本程序是串口的FPGA产生程序,希望在此能够给与大家共享-This program is a serial FPGA generator, I hope to give everyone shared this
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-06
    • 文件大小:745byte
    • 提供者:cjian628
  1. elevator-verilog

    0下载:
  2. 一个电梯,八个楼层,每个楼层有上下按钮,电梯内部有到达各个楼层的按钮。-An elevator eight floors, each floor of the up and down buttons, elevator button inside to reach the various floors.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:3.5kb
    • 提供者:zhang
  1. SPI_Master

    1下载:
  2. 此代码是SPI接口的Master的Verilog源代码,经上板测试是没有问题的,请大家放心使用-This code SPI Interface Master of Verilog source code, there is no problem on board test, please rest assured to use
  3. 所属分类:VHDL编程

    • 发布日期:2013-04-27
    • 文件大小:130.25kb
    • 提供者:zhang
  1. hdl

    0下载:
  2. Verilog code for the PRBS generator, checker and analyzer.-Verilog code for the PRBS generator, checker and analyzer.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:5.36kb
    • 提供者:rocketsingh
  1. DS18B20

    0下载:
  2. 用FPGA控制温度传感器DS18B20,读取其内部的温度数据并显示在1602液晶上。-Control the temperature sensor DS18B20 by FPGA, read its internal temperature data and display in the 1602 LCD.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:3.11mb
    • 提供者:王方秋
« 1 2 ... .15 .16 .17 .18 .19 2920.21 .22 .23 .24 .25 ... 4323 »
搜珍网 www.dssz.com