CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .30 .31 .32 .33 .34 3235.36 .37 .38 .39 .40 ... 4323 »
  1. ram2114

    1下载:
  2. 本程序是利用ise平台设计出的ram2114的Verilog源代码,通过上机运行检测。-This procedure is to use the platform to design a ram2114 ise of Verilog source code, the test is run through the machine.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-06-17
    • 文件大小:1.73mb
    • 提供者:pxm
  1. DE2_camera

    0下载:
  2. 通过摄像头采集图像显示到屏幕上,通过DE2开发板进行处理,基本实现显示功能。-Collected through the camera image is displayed on the screen by the DE2 board processing, the basic realization of display functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:5.81mb
    • 提供者:wang
  1. fsk

    0下载:
  2. 简单的FSK程序,并且经过了ModelSim检验-FSK simple procedure, and after a ModelSim test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:50.21kb
    • 提供者:honglei
  1. FSK

    0下载:
  2. FSK(Frequency-shift keying)- 频移键控是利用载波的频率变化来传递数字信息。它是利用基带数字信号离散取值特点去键控载波频率以传递信息的一种数字调制技术。FSK(Frequency-shift keying)是信息传输中使用得较早的一种调制方式-FSK (Frequency-shift keying)- Frequency shift keying is the use of the carrier frequency to transmit digital inform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:51kb
    • 提供者:李梓玉
  1. Verilog_HDl

    0下载:
  2. Verilog HDL是一种硬件描述语言(HDL:Hardware Discr iption Language),是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能。 -VHDL language is a high-level language for circuit design, digital systems primarily used to describe the structure, behavior,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:78.17kb
    • 提供者:李梓玉
  1. 8b10b_encdec_latest.tar

    0下载:
  2. 8B10B encoder VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-06-16
    • 文件大小:132kb
    • 提供者:swaroop
  1. Digital-Design

    0下载:
  2. Digital Design and Verilog HDL Fundamentals该书的所有代码,介绍了verilog语言的语法与基本硬件设计思路,有较好的学习借鉴意义-Digital Design and Verilog HDL Fundamentals book all of the code, introduced the verilog language syntax and basic hardware design ideas, there is good sense to le
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:2.1mb
    • 提供者:lisong
  1. ADDER8B

    0下载:
  2. 用VHDL描述了八位加法器,并通过波形仿真验证其正确性-Described in VHDL eight adder and verify its correctness by means of simulation waveform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-02
    • 文件大小:285.19kb
    • 提供者:zhugege
  1. CNT60

    0下载:
  2. 用VHDL设计了60的计数器,并用波形仿真验证了其功能-Design with VHDL counter 60, and a waveform simulation to verify its functionality
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:366.76kb
    • 提供者:zhugege
  1. shujucaiji

    0下载:
  2. 数据采集系统用VHDL实现,把各个模块有机的结合起来,省去了单片机及其大量外围电路的连接-Data acquisition system using VHDL, the organic combination of each module, eliminating the need for a large number of single-chip peripheral circuits and connections
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:242.93kb
    • 提供者:zhugege
  1. FSK_DEMOUDULATION

    1下载:
  2. 电力线通信跳频技术中的FSK调制,FPGA实现-Powerline Communication FSK modulation frequency hopping technology, FPGA realization
  3. 所属分类:VHDL编程

    • 发布日期:2014-03-08
    • 文件大小:3.28mb
    • 提供者:任会芬
  1. fsl_net

    0下载:
  2. 基于FSL总线的以太网控制器,用于Microblaze系统-Ethernet controller based on FSL bus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:8.53kb
    • 提供者:李马克
« 1 2 ... .30 .31 .32 .33 .34 3235.36 .37 .38 .39 .40 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭