资源列表
yimaqi
- 基于FPGA环境开发，采用3-8译码电路原理。制作而成的译码器- FPGA-based development environment, using 3-8 decoder circuit schematic. Made of a decoder
traffic
- 自动交通控制系统,设计一个具有主、支干道十字路口的交通灯自动控制芯片。 当主干道与支干道均无车辆要求通行时，主干道应保持畅通，亮绿灯，支干道亮红灯。 如果主干道无车，支干道有车，则允许支干道通行，主干道亮红灯，支干道亮绿灯。 如果主干道和支干道均有车要求通行，则两者应交替通行，并要求主干道每次通行30秒，支干道每次通行20秒，并显示剩余时间。 每次绿灯变红灯时，黄灯应先亮3秒钟，并显示绿灯和黄灯剩余时间。 -Automatic traffic control systems,
protect1.3-clpd
- pwm死区保护最小脉宽程序vhdl语音，自己编程，课题中也使用，希望大家下载-pwm dead zone protection program vhdl minimum pulse width of voice, their own programming, also used in the subject, I hope everyone downloads
axi_ad9129
- ad9129 测试源代码-AD9129 test source code。。。。。。.....
ddr2_mem
- DDR2 xilinx ipcore 头文件 可以进行读写DDR2操作的接口! 读写时注意 按照时序控制进行！-DDR2 xilinx top file， you can read or write DDR2 interface。 attention：please control it ！
DISPLAY_CONTROL
- 并行数码管控制文件。可根据此文件自行扩充至任意位数码管。-Parallel digital control file. This file can be expanded according to their own arbitrary digital tube.
fasong
- 发送正交码文件。可根据此文件设置任意长度和比重的正交码。-Send orthogonal code files. Can be set to any length and proportion of orthogonal code based on this document.
helu
- 多路逻辑信号-数字信号转换器。可根据此文件修改输入输出口数量。- Multiplexing logic signal- digital signal converter. The number of input and output ports can be modified according to this document.
yanshi_31
- 一路信号计数延时器。可根据此文件修改延迟时间。-One signal count delay. Delay time can be modified according to this document.
turbo_encode
- turbo码的编码程序,verilog HDL,在ISE环境中-turbo code encoding process
VHDL
- 时序逻辑电路的习题,主要测试状态机以及ASM流程图的绘制-Drawing exercises sequential logic circuits, the main test state machine and ASM flowchart
ASM
- 时序逻辑电路的系统设计方法介绍,适合大部分人的EDA学习-System design sequential logic circuit descr iption, suitable for most people to learn EDA