资源列表
Digital-Design-with-CPLD-Part2
- Digital Design with CPLD Part2 PDF document with examples
i2C
- FPGA入门教程----I2C实验，适合新手入门-FPGA Tutorial---- I2C test for Getting Started
mux4
- 四位乘法器的VHDL语言设计，并有原理图的描述-4 Multiplier VHDL language design, and schematic descr iption of
fpga_jpeg
- 图像jpeg压缩算法,用verilog HDL在FPGA上的实现 -Jpeg image compression algorithm, using verilog HDL Implementation in FPGA
aic23配置程序
- 可配置aic23b，请自行更改参数
quartus2-crack
- modelsim注册license解码解码-ModelSim license decoder decoding Register
BCHencodeanddecode
- bch 编码和译码，用硬件语言vhdl实现-bch edcode and decoder
music
- 设计并调试好一个能产生”梁祝”曲子的音乐发生器，并用EDA实验开发系统（拟采用的实验芯片的型号可选Altera的MAX7000系列的 EPM7128 CPLD ，FLEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列的1032E CPLD）进行硬件验证。 设计思路 根据系统提供的时钟源引入一个12MHZ时钟的基准频率，对其进行各种分频
ourdev_481476
- FPGA的仿真实例，Verilog代码编写，过程详尽，代码易懂。第四个文档-FPGA simulation examples, Verilog coding, the process in detail, code easy to understand. The fourth document
8bitRISCCPU
- 8bit RISC cpu 设计资料 包含夏宇闻老师的教程第8章-8bit RISC cpu design
用VHDL语言将并行的8位数据换成串行输出
- 用VHDL语言将并行的8位数据换成串行输出-The parallel 8 is the data replaced with the serial output
Evita_Verilog
- 一个高效的FPGA学习入门软件，Evita - 互动VHDL Verilog教学程序.rar-An efficient FPGA software study entry, Evita- Interactive VHDL Verilog teaching procedures. Rar