CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .80 .81 .82 .83 .84 485.86 .87 .88 .89 .90 ... 4323 »
  1. DMA

    0下载:
  2. 针对QUARTUS的DMA的VHDL代码实现-DMA Controller Code in VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:2.36kb
    • 提供者:hejian
  1. Device-DNA-Reader

    0下载:
  2. 基于Xilinx FPGAD SPartan-3an开发板的 DNA Reader参考设计-DNA Reader Base on Xilinx FPGAD SPartan-3an kit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.22mb
    • 提供者:saladin
  1. costas的verilog程序

    3下载:
  2. costas的verilog程序,包含乘法器,DDS,鉴相器,环路滤波器等模块-costas the verilog program, including multipliers, DDS, phase detector, loop filter modules
  3. 所属分类:VHDL编程

    • 发布日期:2012-10-23
    • 文件大小:5.82kb
    • 提供者:潇潇
  1. assignmentP2

    0下载:
  2. 1. Access the relevant reference books or technical data books and give accurate definitions for the following timing parameters: (1) propagation time tPD, (2) transition time tTD, (3) setup time tSU, (4) hold time tHD, and (5) clock-to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:168.37kb
    • 提供者:魏攸
  1. my_232

    0下载:
  2. verilog 232串口收发程序 在开发板上测试成功过-verilog 232 serial port transceiver program already had some success in the development of on-board test ^ ^
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:585.9kb
    • 提供者:guoyishi
  1. RX

    0下载:
  2. 1路视频光端机的接收端,VHDL源码,使用全FPGA芯片的硬件,内建解帧、时钟、DESERDES-PDH a video of the receiving end, VHDL source code, use the whole FPGA chip hardware, built-in framing, clock, SERDES
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:102.47kb
    • 提供者:tr
  1. flash

    2下载:
  2. 主要实现W25系列 FLASH的读写控制硬件程序,有完整的测试程序,并在工业上已经得到应用。希望对正在做这方面的工作的人有所帮助-Main achieved W25 series of FLASH program to read and write control hardware, a complete test program, and has been applied in industry. Want to do this work are those who help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:43.52kb
    • 提供者:杨浩
  1. aes

    3下载:
  2. verilog实现的AES-128加解密程序,FPGA验证通过-verilog implementation of AES-128 encryption and decryption process, FPGA verification through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:6.86kb
    • 提供者:xie
  1. Altera_DDR_controller_core

    2下载:
  2. Altera DDR SDRAM控制器完整Verilog代码包,包括Verilog源代码,Doc说明文档,仿真DDR芯片模型,仿真testbench等-Altera DDR SDRAM Controller. Verilog source codes, descr iption documents, DDR verilog model and simulation testbench are all included.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-26
    • 文件大小:735kb
    • 提供者:沈志
  1. KB-1B-Programs-V3.0

    0下载:
  2. kb1b开发板配套程序,ASCII码表和液晶图片,程序目录,有Cry1602,蜂鸣器,模数转换,TFT等等。-kb1b development board supporting the program, ASCII code table and the LCD image, the program directory, there Cry1602, buzzer, analog-digital conversion, TFT, and so on.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-16
    • 文件大小:24.75mb
    • 提供者:may
  1. VHDL_clock

    0下载:
  2. 关于电子数字钟得FPGA实现,上传来分享一下-Electronic digital clock was on the FPGA, upload to share with you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.63mb
    • 提供者:甘超
  1. FLASH_WR

    2下载:
  2. 本文件为用Verilog写的FLASH S29AL032D读和擦除的驱动时序,对刚学习Verilog的同学有一定帮助,已在DE2开发板上验证。-This document is written in Verilog FLASH S29AL032D read and erase the drive timing of the students just learning Verilog will definitely help, has verified the DE2 board.
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-07
    • 文件大小:1.22kb
    • 提供者:刘春雪
« 1 2 ... .80 .81 .82 .83 .84 485.86 .87 .88 .89 .90 ... 4323 »
搜珍网 www.dssz.com