CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .77 .78 .79 .80 .81 482.83 .84 .85 .86 .87 ... 4323 »
  1. ppt

    6下载:
  2. 介绍 AXI 协议的PPT, 和一个 slave(verilog实现) 接口的简单实现,需要的可以看看;-AXI protocol described PPT, and a slave interface is simple to achieve, need to look at
  3. 所属分类:VHDL编程

    • 发布日期:2012-12-25
    • 文件大小:623.25kb
    • 提供者:周西东
  1. SRAM

    0下载:
  2. 使用方法: SRAM编程,拷贝到硬盘,用ISE打开工程文件即可-Usage: SRAM programming, copied to the hard drive, open the project file with ISE can
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:9.96kb
    • 提供者:yhz
  1. ethernet.tar

    0下载:
  2. 以太网的vhdl和verilog代码,供大家学习-Ethernet VHDL and Verilog code for everyone to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:912.87kb
    • 提供者:sunlee
  1. AD9826

    0下载:
  2. 用VHDL语言编的视频AD传感器AD9826的驱动程序-the driver of AD9826
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:3.01kb
    • 提供者:Light Reed
  1. Chapter10

    1下载:
  2. 第十章的代码。 本书通过100多个模块实例,详细地讲解了Verilog HDL程序设计语言,全书共分13章,内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等,实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例模块相
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-04-15
    • 文件大小:6.55mb
    • 提供者:xiao
  1. LDPC_Behavioral_VHDL

    0下载:
  2. 用VHDL语言编写的LDPC码硬件实现语言,相对于verilog的,比较简单-Using VHDL language LDPC code hardware implementation language, compared to Verilog, and relatively simple
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.93kb
    • 提供者:王明
  1. canbus

    0下载:
  2. CAN总线的FPGA实现,用Verilog编写,代码完整,而且有很完善的测试代码,用ISE直接打开,学习FPGA进阶的好项目-CAN Bus FPGA, written with Verilog, code integrity, but also very good test code, using ISE directly open, a good project to learn advanced FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:842.77kb
    • 提供者:张小琛
  1. sopc_led

    0下载:
  2. de2板上的led显示程序,最简单的nios测试程序,可以实现de2板上的两个小灯的闪烁,用quatus ii定置sopc系统!-de2 board led display program, the simplest nios test procedures can be achieved in two de2 board flashing lights, and quatus ii set sopc system!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.01mb
    • 提供者:夏英杰
  1. VHDL_arrow

    0下载:
  2. 在8*8的双色点阵模块上显示电子路标,即一个箭头,并要求箭头可以沿一定方向流动。-The program will show a floating digital arrow along a direction in the square area with 8*8 double-color LEDs .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:52.74kb
    • 提供者:雨一直下
  1. hilbert_transformer.tar

    0下载:
  2. hilbert 变换的vhdl源代码,来源于网上,本人也做过简单的8抽头的,但这个的算法还没搞懂,希望懂行的下载了研究一下,给个中文的简单的说明!-hilbert transform VHDL source code from the Internet, I have been a simple 8-tap, but even before they get to know this algorithm, I hope knowledgeable downloaded to look for a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.17mb
    • 提供者:yangyu
  1. sqrt32

    0下载:
  2. verilog源代码,用于开根号计算(32位)-sqrt32.v sqrt of 32-bit integer, Verilog source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:3.66kb
    • 提供者:杨明
  1. FIFO_8_8

    0下载:
  2. FIFO先进先出队列,一种缓存、或一种管道、设备、接口(Verilog HDL程序,内附说明)-FIFO FIFO queue, a cache, or a pipeline, equipment, Interface (Verilog HDL program, containing a note)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:4.51kb
    • 提供者:镜子
« 1 2 ... .77 .78 .79 .80 .81 482.83 .84 .85 .86 .87 ... 4323 »
搜珍网 www.dssz.com