CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .19 .20 .21 .22 .23 2624.25 .26 .27 .28 .29 ... 4323 »
  1. clock

    0下载:
  2. 多功能数字钟,调整时间,日期,报时,调整时间-clock turn on turn off
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:292.84kb
    • 提供者:张晨滟
  1. Intel8086-IP-core

    0下载:
  2. intel 8086 cpu IP core.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:247.13kb
    • 提供者:jerryzhang
  1. Z80SoC

    0下载:
  2. Z80 CPU IP CORE,and a system on chip used Z80 processor.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:341.48kb
    • 提供者:jerryzhang
  1. SHOOK16

    0下载:
  2. [功能特点] ----------------------------------------------------------------------- # 创新设计16个LED灯的摇摇棒,可显示英文、图形及汉字 # 仅需5种元器件(单片机、LED、导线、电池和塑料壳),让DIY简单、快速 # 往返双程扫描,慢速摇动也可清晰显示 # 敲击字幕切换功能,无需按键操作 # 在软件上有很大的升级空间(包括双色显示、LED测光等)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:3.06kb
    • 提供者:刘文华
  1. Analog-to-Digital-Converter-Model

    0下载:
  2. Analog-to-Digital Converter Model.
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-26
    • 文件大小:1.83kb
    • 提供者:jerryzhang
  1. uart2bus_latest

    0下载:
  2. 用于fpga并口连接的工程哈,请大家支持一下-For fpga parallel port connection works Kazakhstan, support for what
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.15mb
    • 提供者:sun
  1. Implementing-CRC-in-Altera

    0下载:
  2. CRC Implementation in Altera FPGA ICs (Application Notes)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:137.42kb
    • 提供者:montecristo
  1. Downloads

    0下载:
  2. 8051 電子技術, firmware programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:36.57kb
    • 提供者:Jeff
  1. Send-numeric-or-character

    0下载:
  2. 单片机通过串行口向pc机发送数字或字符,查询法。-Microcontroller through the serial port to the pc machine to send a number or character, the query method.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:8.36kb
    • 提供者:peter
  1. FIFO

    0下载:
  2. fifo 程序 很重要 可以实现fifo 请下载-the fifo procedures is very important to achieve fifo please download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:7.87mb
    • 提供者:justin
  1. Nuevo-documento-de-texto

    0下载:
  2. this document(txt) that i try to upload is nothing PWM maneger asembler and have 0 characters
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:804byte
    • 提供者:
  1. Ttwo_d_dct_sew

    0下载:
  2. 二维DCT变换,采用查找表的方法实现算法,分别通过列变换,,再通过行变换,通过加法器乘法器和流水线技术得出更快的结果! -2D DCT algorithm using look-up table method, respectively, by column transform, and then transform through the line faster results obtained by the adder multipliers and pipelining techniq
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-06-14
    • 文件大小:23kb
    • 提供者:
« 1 2 ... .19 .20 .21 .22 .23 2624.25 .26 .27 .28 .29 ... 4323 »
搜珍网 www.dssz.com