CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .96 .97 .98 .99 .00 3201.02 .03 .04 .05 .06 ... 4323 »
  1. MAC_TxScheduler

    0下载:
  2. Ethernet MAC-MII interface of Transmit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3kb
    • 提供者:WJT
  1. MII_RxMAC

    0下载:
  2. Ethernet MAC-MII interface of Receive
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.28kb
    • 提供者:WJT
  1. DE2_Default

    0下载:
  2. DE2开发板的默认开机程序,经过实验,完全正确,直接可以使用-DE2 board verilog program of start, it is very good useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.51mb
    • 提供者:瑾琨
  1. sd_test

    0下载:
  2. 是一个基于verilog语言编写的sd卡读写程序,在DE2开发板上实现,可以直接使用-It is a verilog program of SD read-write. it is in DE2 board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8.02mb
    • 提供者:瑾琨
  1. led_water

    0下载:
  2. 这是一段流水等程序,利用verilog实现,可以实现四种模式转换。-This is a program, such as water use verilog implementation, can realize four kinds of mode conversion.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.41mb
    • 提供者:瑾琨
  1. shumaguan_test

    0下载:
  2. 这是一段数码管测试程序,可以实现流水式数字显示,两种模式转换,适合初学者-This is a digital tube test program, can realize water type digital display, two kinds of mode conversion, suitable for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:729.2kb
    • 提供者:瑾琨
  1. SCREEN-CONTROL

    0下载:
  2. de0_nano vga_control_in_ vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:552.11kb
    • 提供者:shaygo
  1. jtagverilo

    0下载:
  2. Controller Area Network or CAN is a control network protocol from Bosch that has found wide use in Industrial Automation and the Automotive Industry. Most of the patents of CAN are owned by Bosch and although thereisite.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:315.79kb
    • 提供者:nikkum
  1. new

    0下载:
  2. vhdl code aes algorithm newly modified
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:184.69kb
    • 提供者:gopalakirshnan
  1. soft_demapper

    0下载:
  2. this will implement soft demapper in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.62kb
    • 提供者:ashwanth
  1. verilog-code-FOR-COMPARATOR--TFF-AND-BCD-TO-7SSD.

    0下载:
  2. // File : 4 Bit Comparator design using behavior modeling style.v-// File : 4 Bit Comparator design using behavior modeling style.v
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-07-10
    • 文件大小:2kb
    • 提供者:dhishna
  1. Digital-Picture-Frame

    0下载:
  2. 数码相框。哥伦比亚大学CSEE 4840课程设计-Digital Photo Frame. Columbia University CSEE 4840 Course Design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-23
    • 文件大小:767kb
    • 提供者:孙江波
« 1 2 ... .96 .97 .98 .99 .00 3201.02 .03 .04 .05 .06 ... 4323 »
搜珍网 www.dssz.com