CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .93 .94 .95 .96 .97 3198.99 .00 .01 .02 .03 ... 4323 »
  1. textiowrite

    0下载:
  2. quartus ii 环境下,一个完整的利用TEXTIO仿真的源代码,包括读数据文件和输出数据到文件。-Under quartus ii environment, a complete simulation using TEXTIO source code, including reading data files and output data to a file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:347.71kb
    • 提供者:xuegamgma
  1. chapter4_fsk_2

    0下载:
  2. 2FSK调制模块,包括了仿真文件.当输入为1时,输出载波1,当输入为0时,输出载波2-2FSK modulation module, including a simulation file when input is 1, the output carrier 1, when the input is 0, the output carrier 2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.08mb
    • 提供者:骆小
  1. Verilog-code-for-multiplier

    0下载:
  2. VERILOG CODE FOR 16 BIT MULTIPLIER USING MODIFIED BOOTH ALGORITHM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:9.26kb
    • 提供者:gsp
  1. FILTER

    0下载:
  2. VERILOG CODE FOR 1D FIR FILTER IMPLIMENTATION -VERILOG CODE FOR 1D FIR FILTER IMPLIMENTATION
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.3kb
    • 提供者:gsp
  1. 2D-FILTER

    0下载:
  2. VERILOG CODE FOR 2D FIR FILTER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.24kb
    • 提供者:gsp
  1. filter_2d

    0下载:
  2. XILINX ISE FILE FOR FPGA IMPLIMENTATION OF 2D FIR FILTER USING MODIDIED BOOTH ALGORITHM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.57mb
    • 提供者:gsp
  1. FFT

    0下载:
  2. VERILOG CODE FOR FLOATING POINT 8 POINT FFT
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-09
    • 文件大小:15.34mb
    • 提供者:gsp
  1. EDA-test-models

    0下载:
  2. EDA实验中用到的常用模块周立功程序资料参考-Commonly used in the experiment module EDA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:191.25kb
    • 提供者:yhs402
  1. orpsocv2

    0下载:
  2. openrisc源代码,包含了自己编的一些库,对初学者非常有用-openrisc source code, including some libs designed by myself. It should be very useful for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.11mb
    • 提供者:dingsheng
  1. REJ

    0下载:
  2. bulilt in self test and repairable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:2.11kb
    • 提供者:alex
  1. huffnet

    0下载:
  2. dct based encoding using hufman
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:37.17kb
    • 提供者:alex
  1. FPGA-PROGRAM

    0下载:
  2. 包括有led、lcd、步进电机、ad、da、等程序-Including those led, lcd, stepper motor, ad, da, and other procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.22mb
    • 提供者:曾华林
« 1 2 ... .93 .94 .95 .96 .97 3198.99 .00 .01 .02 .03 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭