CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .78 .79 .80 .81 .82 3283.84 .85 .86 .87 .88 ... 4323 »
  1. ECC in VHDL

    0下载:
  2. The Elliptic Curve Cryptography is One of the best Cryptography schema when implemented on Hardware, This source code shows the best working procedure of this cryptography
  3. 所属分类:VHDL编程

  1. ECC in VHDL implementation

    0下载:
  2. Very Helpful algorithm to implement Elliptic Curve Cryptography in Hardware definition language
  3. 所属分类:VHDL编程

  1. 00ic_Example

    0下载:
  2. 动态四位数码管显示程序,vhdl语言,对于数码管动态显示可以直接用。-display of daysic of seg-4,write with vhdl can use in fact
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:385.67kb
    • 提供者:huawei
  1. LPM_MULT

    0下载:
  2. 产生LPM_MULT的源代码,非常具体详细。-Produce LPM_MULT source code, very specific and detailed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:27.25kb
    • 提供者:李晨声
  1. DE2_70_User_manual_v108

    0下载:
  2. 非常好的书籍,里面对ALTERA的硬件电路板进行了很好的描述和讲解,让初学者能够很快学习掌握-Very good books, which the circuit board hardware ALTERA a good descr iption and explanation, so that beginners can quickly learn to master
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.75mb
    • 提供者:WY
  1. Second_Counter

    0下载:
  2. 这是一个四位的数字秒表,精确到0.01秒,三个按键,三个按键,一个复位,一个开始,一个停止,在Digilent的basys2开发板上运行,只须修改ucf约束即可在其他FPGA开发板上运行。-This is a four-digit digital stopwatch, accurate to 0.01 seconds, three buttons, three buttons, a reset, a beginning, a stop, run Digilent' s basys2 dev
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:715.69kb
    • 提供者:郭少佳
  1. gray_binary_conv

    0下载:
  2. 用VHDL实现的格雷码,有格雷码计数器、格雷码转二进制、二进制转格雷码!-VHDL implementation of the Gray code, there is Gray code counter, Gray code to binary, Gray code Binary!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1003byte
    • 提供者:登入
  1. multiplier

    0下载:
  2. This a multiplier code-This is a multiplier code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:600byte
    • 提供者:lijun
  1. Project

    0下载:
  2. Design a sequential circuit that has two inputs w1 and w2 and an output z. A clock and a reset signal are also present. Its function is to compare the input sequences on the two inputs. If w1 ≠ w2 during any two consecutive clock cycles, the ci
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.85kb
    • 提供者:lijun
  1. 8051_latest.tar

    0下载:
  2. KEIL公司用于建立工程的mc8051源程序-KEIL company for establishing engineering mc8051 source program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.68mb
    • 提供者:叶孤城
  1. vga

    0下载:
  2. 直接驱动液晶显示器小程序,不通过DA转换,类似点阵操作-Direct drive LCD display applet, not through the DA converter, similar lattice operations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:664byte
    • 提供者:louwuxin
  1. test-of-reaction-time

    0下载:
  2. 利用DE2开发板设计一个,测试反应时间的程序,并把时间显示出来。-Use DE2 development board to design a test of reaction time program, and the time is displayed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.8kb
    • 提供者:zx
« 1 2 ... .78 .79 .80 .81 .82 3283.84 .85 .86 .87 .88 ... 4323 »
搜珍网 www.dssz.com