资源列表
example2-led_w_dir_ok
- FPGA的应用实例，简要介绍了该实例的流程以及编码过程。-FPGA application examples, and a brief introduction to the process and the coding process instance.
syn_cnter_4_ok
- FPGA的应用实例，简要介绍了该计算器设计的流程以及编码过程。-FPGA application examples, and a brief introduction to the process and the coding process calculator design.
uart-verilog
- Uart的设计，Verilog语言，包含设计文档。-Uart design, Verilog language, including design documentation.
svc123
- 动态无功补偿装置，仅仅是补偿无功功率，它的响应很快，就是补偿速度很快。 有源滤波器，主要是用来滤除电网中的谐波，但是它有补偿无功功率的能力，而且补偿的响应速度更快。目前的产品中，有源滤波器的功率容量相对较小，而且价格较高，所以鲜有专门用来做无功补偿动态无功补偿装置，仅仅是补偿无功功率，它的响应很快，就是补偿速度很快。 有源滤波器，主要是用来滤除电网中的谐波，但是它有补偿无功功率的能力，而且补偿的响应速度更快。目前的产品中，有源滤波器的功率容量相对较小，而且价格较高，所以鲜有专门用来做
VGAtuxiangxianshi
- 用FPGA实现 VGA显示的图像显示控制器设计 用VHDL实现 硬件实现是屏幕上面出现彩色条纹-VGA display with FPGA image display controller design Using VHDL hardware implementation is colored stripes appear above the screen
vhdl
- Z80 processor, includes RTL & Gate netlist
IntegerDivider
- 整数除法器 无负数复数 期末项目 verilog-integer divider
vhdl
- 本文件夹包含了四个代码分别为十进制，六进制，六十进制和交通灯控制器的vhdl源码实现-This folder contains the four codes are decimal, hex, decimal, and six traffic light controller vhdl source implementation
lift
- 电梯控制系统：包含显示，控制等单元。在显示单元中实现了实时显示。-Elevator control system: Includes display control unit. The display means to achieve a real time display.
addafor
- 实现了Spartan 3e数模转换，采样频率100khz左右，输出为经过量化的4位二进制。-Achieve a Spartan 3e digital to analog conversion, the sampling frequency is about 100khz, the output is quantized four binary.
phase_add
- 分频器，实现任意频率的分频，只需修改频率控制字,已经经过多次验证-Divider to achieve any frequency divider, simply modify the frequency control word, has been repeatedly verified
System_on_chip
- Verilog code for sysytem on chip