CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .71 .72 .73 .74 .75 3376.77 .78 .79 .80 .81 ... 4323 »
  1. i2c

    0下载:
  2. wishbone to avalon 介面 I2C-wishbone to avalon I2C interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:168.74kb
    • 提供者:chang
  1. Exp1_Part234

    0下载:
  2. Altera Exp1_Part2,3,4 for DE0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.01kb
    • 提供者:Ziyad
  1. Exp1_Part1

    0下载:
  2. Altera Exp1_Part1,2,3 for DE0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:990byte
    • 提供者:Ziyad
  1. inc_pid

    0下载:
  2. 基于FPGA的增量式PID设计方法,Matlab、Simulink, Xilinx Block set-Incremental PID FPGA-based design methodology
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:19.99kb
    • 提供者:rcu
  1. NIOS2float

    0下载:
  2. NIOS II中计算浮点数乘除法的函数,可以极大地缩短浮点数运算的执行时间。-Floating-point multiplication and division of functions computed NIOS II, can greatly shorten the execution time of floating point operations.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.76kb
    • 提供者:
  1. VHDL for SPI_AD7475

    0下载:
  2. This code is used for SPI communication between FPGA and AD7475
  3. 所属分类:VHDL编程

    • 发布日期:2014-11-03
    • 文件大小:1.39kb
    • 提供者:tunglinh2611
  1. 7 Segment Interfacing

    0下载:
  2. This source is used for control 7 segments on FPGA board. It is written by VHDL
  3. 所属分类:VHDL编程

    • 发布日期:2014-11-03
    • 文件大小:803byte
    • 提供者:tunglinh2611
  1. LCD16x2 Interfacing

    0下载:
  2. This source VHDL code is used for control LCD16x2 on FPGA
  3. 所属分类:VHDL编程

    • 发布日期:2014-11-03
    • 文件大小:1.19kb
    • 提供者:tunglinh2611
  1. Shift data register

    0下载:
  2. This is an easy method to register data for FPGA. It is written by VHDL
  3. 所属分类:VHDL编程

    • 发布日期:2014-11-03
    • 文件大小:357byte
    • 提供者:tunglinh2611
  1. sequence-detector

    0下载:
  2. 3比特的任意二值序列检测器,Quartus 10.0+modelsim 6.5SE联仿真报告形式-3 bits of arbitrary binary sequence detector,simulation with Quartus 10.0+ modelsim 6.5SE,report forms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:88.17kb
    • 提供者:dailanfeng
  1. Programmable-filter-design

    0下载:
  2. 程控滤波器设计,Quartus 10.0+modelsim 6.5SE联仿真报告形式-Programmable filter design,simulation with Quartus 10.0+ modelsim 6.5SE , reports
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:242.36kb
    • 提供者:dailanfeng
  1. Digital-frequency-meter

    0下载:
  2. 数字频率计 ,Quartus 10.0+modelsim 6.5SE联仿真报告形式-Digital frequency meter,simulation with Quartus 10.0+ modelsim 6.5SE ,reports。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:271.41kb
    • 提供者:dailanfeng
« 1 2 ... .71 .72 .73 .74 .75 3376.77 .78 .79 .80 .81 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭