CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .78 .79 .80 .81 .82 3383.84 .85 .86 .87 .88 ... 4323 »
  1. FPGA_EP2S90

    0下载:
  2. ALTERA EP2S90 PCB (8层板)文件,完整的PCB文件,这个东西是公司花大价钱做出来的。如果你正在学习FPGA这个东西值得你收藏的.FPGA硬件开发和软件编程都用的到的-FPGA EP2S901040C4
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.71mb
    • 提供者:ppddr47
  1. SPI_VHDL

    0下载:
  2. this the simple of CC25oo verilog HDl code for FPGA thank you-this is the simple of CC25oo verilog HDl code for FPGA thank you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:19.62kb
    • 提供者:MGWinZ
  1. DPSK

    0下载:
  2. DPSK调制信号的生成,通过MATLAB生成测试数据,用quartusII软件编译并仿真-DPSK signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:395.9kb
    • 提供者:舒占军
  1. fir

    0下载:
  2. 使用VHAL语言编写的一个fir滤波器,通过modelsim进行仿真-fir filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.48mb
    • 提供者:舒占军
  1. div

    0下载:
  2. 使用quartusII软件,Verilog语言编写的一个分频器,仿真测试通过- frequency dividing circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:210.9kb
    • 提供者:舒占军
  1. ROM

    0下载:
  2. 使用Verilog语言编写的ROM,根据ROM逻辑,自己写的一个ROM,并仿真实现功能-read only memory
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.18mb
    • 提供者:舒占军
  1. stack

    0下载:
  2. 根据堆栈逻辑结构,使用Verilog编写的一个堆栈,并通过仿真实现了功能-fist in last out
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.3mb
    • 提供者:舒占军
  1. KEY_LED_FPGA_VerilogHDL

    0下载:
  2. FPGA按键与LED,Verilog HDL代码-FPGA buttons and LED, Verilog HDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:117.72kb
    • 提供者:贺炜
  1. LCD1602_FPGA_VerilogHDL

    0下载:
  2. FPGA LCD1602显示,Verilog HDL代码-FPGA LCD1602 display, Verilog HDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:279.12kb
    • 提供者:贺炜
  1. LCD12864_FPGA_VerilogHDL

    0下载:
  2. FPGA LCD12864,Verilog HDL代码-FPGA LCD12864, Verilog HDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:271.34kb
    • 提供者:贺炜
  1. UART_FPGA_VerilogHDL

    0下载:
  2. FPGA RS232串口通信,Verilog HDL代码-FPGA RS232 serial communication, Verilog HDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:253.79kb
    • 提供者:贺炜
  1. J_TAP-state-transitions-described

    0下载:
  2. J_TAP状态转换描述程序,用VHDL语言描述J_tap的状态转换,可直接烧到EDA进行硬件实现。-J_TAP state transitions described in the program, J_tap using VHDL language to describe the state transitions can be directly burned EDA hardware implementation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:735byte
    • 提供者:閮戝竻
« 1 2 ... .78 .79 .80 .81 .82 3383.84 .85 .86 .87 .88 ... 4323 »
搜珍网 www.dssz.com