CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .82 .83 .84 .85 .86 3387.88 .89 .90 .91 .92 ... 4323 »
  1. fp_prj

    0下载:
  2. 分频器,Verilog语音编写,quartus仿真过,可以利用使蜂鸣器发生-Frequency divider, Verilog speech writing, quartus simulation, can make use of the buzzer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:200.38kb
    • 提供者:孟稳
  1. led_water

    0下载:
  2. 流水灯,Verilog编写,可用用,在quartus仿真过,也下载到FPGA开发板啦,可用。-Running water light, Verilog code, available to use, in the quartus simulation, also downloaded to the FPGA development board, is available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.02mb
    • 提供者:孟稳
  1. key_piano

    0下载:
  2. 按键消抖,Verilog编写,可用用,在quartus仿真过,也下载到FPGA开发板啦,可用。-Verilog code, available to use, in the quartus simulation, also downloaded to the FPGA development board, is available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.39mb
    • 提供者:孟稳
  1. 11-Verilogblock

    0下载:
  2. verilog 阻塞幅值和非阻塞赋值的区别讲的不错,可用看看,对初学者很有帮助。-Verilog blocking amplitude and non-blocking assignment about the difference between a good, can be used to see, is very helpful for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.61mb
    • 提供者:孟稳
  1. 10-Verilogregwire

    0下载:
  2. verilog 中wire和reg的区别,建议初学者看看,很有帮助。-The difference between wire and reg in verilog, suggest beginners to see, very helpful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.73mb
    • 提供者:孟稳
  1. manchester-Xinlinx

    0下载:
  2. verilog代码: 基于cpld的machester编译码器-verilog code: cpld of machester based codec
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:9.41kb
    • 提供者:王雨
  1. digi_cpld_lcd

    0下载:
  2. Digital clock implementation using VHDL-Digital clock implementation using VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.9kb
    • 提供者:Navnath
  1. LCD_BY_CPLD

    0下载:
  2. LCD Interfacing Code using CPLD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1015byte
    • 提供者:Navnath
  1. lift_contr_ssd

    0下载:
  2. Lift controller using seven segment display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1kb
    • 提供者:Navnath
  1. SSD_MULTIPLEXING

    0下载:
  2. four seven segment displays are in multiplexing implemented on xilinx FPGA XC3S50
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.34kb
    • 提供者:Navnath
  1. step_mot_wave_drive

    0下载:
  2. Stepper motor wave drive logic using vhdl implemented on fpga board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.05kb
    • 提供者:Navnath
  1. tlc_work_9

    0下载:
  2. Traffic light controller a four way logic implemented using cpld
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.39kb
    • 提供者:Navnath
« 1 2 ... .82 .83 .84 .85 .86 3387.88 .89 .90 .91 .92 ... 4323 »
搜珍网 www.dssz.com