资源列表
lan91c111
- MAC芯片LAN91C111驱动源码，quartus开发环境，Verilog HDL开发语言。自己编写调试通过。对FPGA控制MAC开发者非常有用。-MAC chip LAN91C111 driver source code, quartus development environment, Verilog HDL development language. Write debugging through their own. Very useful for FPGA control MAC d
15_IP_core
- ata, 3des vgs等ip核。 ECE395 GPU: -ata, 3des vgs and other ip core. ECE395 GPU:
colorbar
- VGA在800*600分辨率屏上显示竖型彩条10份，扫描时钟是通过例化IP核PLL_CLK进行分频得到40MHz-VGA color display type vertical strip 10 parts, scan clock by instantiating the IP core PLL_CLK performed on 800* 600 resolution screen frequency to be 40MHz
UART_echo
- It s a UART module with baud rate of 125000.
shuzizhongchengxu
- 多功能数字钟，1、采用24小时制：时、分、秒计时、显示。 2、具有手动校准功能：分为时校准、分校准。 3、秒复位 4、闹钟功能 5、整点报时：仿中央人民广播电台整点报时信号
pingppangqiuyouxiji
- 1、设计一个由甲、乙双方参赛，有裁判的3人乒乓球游戏机。 2、用8个(或更多个)LED排成一条直线，以中点为界，两边各代表参赛双方的位置，其中一只点亮的LED指示球的当前位置，点亮的LED依此从左到右，或从右到左，其移动的速度应能调节。 3、当“球”(点亮的那只LED)运动到某方的最后一位时，参赛者应能果断地按下位于自己一方的按钮开关，即表示启动球拍击球。若击中，则球向相反方向移动；若未击中，则对方得1分。 4、一方得分时，电路自动响铃3秒，这期间发球无效，等铃声停止后方能继续比赛。
mul_addtree
- 8位加法树乘法器Addition tree multiplier-Addition tree multiplier of 8bits
class10_HEX8
- 主要是用Verilog代码编程对8位数码管的显示的控制-Mainly use Verilog code programming control of eight digital tube display
class19_IR_code
- 主要是运用Verilog代码对红外进行解码-Mainly use Verilog code to decode the infrared
class11_uart_rx
- 主要使用Verilog代码编程的串口接收程序-Mainly use Verilog code programming serial port to receive
class11_uart_tx
- 主要是使用Verilog代码编程的串口发送程序-Mainly use Verilog code programming serial port to send the program
class_fifo
- FPGA内部fifo的调用,使用Verilog对其进行编程-The FPGA internal fifo calls, use Verilog programming on it