CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .06 .07 .08 .09 .10 3711.12 .13 .14 .15 .16 ... 4323 »
  1. des

    0下载:
  2. 具有所有的DES等加密解密运算操作实现,加密,解密等运算-verilog DES encrypt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.84kb
    • 提供者:翟江涛
  1. seg_example

    0下载:
  2. DE2-115 seg example source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.14kb
    • 提供者:jdj
  1. edge_detector_logic

    0下载:
  2. verilog code for edge detection logic
  3. 所属分类:VHDL-FPGA-Verilog

  1. intra4x4

    0下载:
  2. Intra4x4 in VHDL for H.264 encoder. this module work with 3 intra prediction mode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.79mb
    • 提供者:Roohi
  1. UART

    0下载:
  2. UART (serial) protocol in VHDL with receive & send
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.08kb
    • 提供者:Roohi
  1. skeleton

    0下载:
  2. two component VHDL code in skeleton
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:37.87kb
    • 提供者:Roohi
  1. sequencedetector

    0下载:
  2. This file is the SequenceDetector source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:164.21kb
    • 提供者:SunhyungLee
  1. TLC

    0下载:
  2. This file is the LightTrafficController source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:298.87kb
    • 提供者:SunhyungLee
  1. vending_machine

    0下载:
  2. 自动售货机控制系统的VHDL代码,用case语句的状态机实现。-Vending machine control system realized by VHDL codes on the base of FMS.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:972byte
    • 提供者:yangling2112
  1. tfc

    0下载:
  2. TRAFFIC LIGHT CONTROLLER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.03kb
    • 提供者:saddam
  1. Digital-tube-display

    0下载:
  2. 一种用VHDL写的数码管扫描电路,简单明了,仅供参考-One kind with VHDL written digital scanning circuit, plain and simple, for reference only
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:144.4kb
    • 提供者:
  1. Serial-input--parallel-output

    0下载:
  2. 关于VHDL的一个问题。串行输入64位二进制数,要求把数据按每8位存在8个寄存器中并行输出-A question about the VHDL. Serial input 64-bit binary number is required for every eight data registers the presence of eight parallel outputs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:959byte
    • 提供者:
« 1 2 ... .06 .07 .08 .09 .10 3711.12 .13 .14 .15 .16 ... 4323 »
搜珍网 www.dssz.com