CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .00 .01 .02 .03 .04 3705.06 .07 .08 .09 .10 ... 4323 »
  1. parall_interf

    0下载:
  2. SPI是串行外设接口(Serial Peripheral Interface)的缩写。SPI,是一种高速的,全双工,同步的通信总线,并且在芯片的管脚上只占用四根线,节约了芯片的管脚,同时为PCB的布局上节省空间-Serial Peripheral Interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:893byte
    • 提供者:李长兴
  1. design

    0下载:
  2. 浮点数是属于有理数中某特定子集的数的数字表示,在计算机中用以近似表示任意某个实数。-Floating point numbers are rational numbers belonging to a particular subset of the digital representation for an approximate representation of any real number in the computer.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.89kb
    • 提供者:李长兴
  1. ADC_READ

    0下载:
  2. 读取 模数转换器的数据 把读来的数据存在FIFI中-ADC read,Einlesen der Daten von ADC-Wandler dann in FIFO Speichern
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:569byte
    • 提供者:Aaron
  1. LCD1602

    0下载:
  2. LCD1602液晶 用VHDL语言写的显示字符串-LCD1602 LCD with VHDL language to write the display string
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.08mb
    • 提供者:赵嘉楠
  1. Pong

    0下载:
  2. game.rst game.v pong.v game.vhd
  3. 所属分类:VHDL编程

    • 发布日期:2016-10-22
    • 文件大小:2.65mb
    • 提供者:buggybus
  1. half_integer

    0下载:
  2. 数控分频器:以2.5分频为例的半整数分频器-half-integer frequency divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:208.01kb
    • 提供者:litong
  1. AMBA

    0下载:
  2. AMBA总线的Verilog语言模型,主要包括5个部分:AHB总线仲裁器,AHB-APB总线桥接器,AHB总线上从设备ROM模型-AMBA bus of ARM company, It mainly includes the following five parts: the AHB arbiter,AHB-APB bridge, AHB_Rom_Slave, AHB_Ram_Slave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:16.57kb
    • 提供者:zhch26
  1. of

    0下载:
  2. VHDL源码OFDM信号传输系统基于FPGA(Field-Programmable Gate Array)-VHDL source OFDM signal transmission system based on
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.64mb
    • 提供者:zhch21
  1. SHIFT4_Parallel-input-serial-output

    0下载:
  2. 4位串行输入并行输出移位寄存器和移位寄存器产生伪随机序列的源代码以及相关分析-Four serial input and parallel output shift register and shift register of the source code of pseudo-random sequence and correlation analysis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:772.78kb
    • 提供者:FANFAN
  1. compare2bits

    0下载:
  2. 中山大学数字设计和计算机体系结构-2位比较器的设计和实现-Sun yat-sen university digital design and computer architecture- 2 a design and implementation of the comparator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:80.08kb
    • 提供者:FANFAN
  1. MUX2_4bit

    0下载:
  2. 数字设计和计算机体系结构-用verilog语言完成4位二选一数据选择器的设计-Digital design and computer architecture- complete the four alternatives with verilog language data selector design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:67.25kb
    • 提供者:FANFAN
  1. SEG7

    0下载:
  2. 用verilog语言完成对七段译码器的设计和实现-Complete with verilog language design and implementation of seven-segment decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:102.84kb
    • 提供者:FANFAN
« 1 2 ... .00 .01 .02 .03 .04 3705.06 .07 .08 .09 .10 ... 4323 »
搜珍网 www.dssz.com