资源列表
practica1
- Se trata de compuertas analógicas de and y or
CIC_filter
- 抽取:(接收端) 中频信号IF 20M(采样率是50M) 下变频信号 MIX_O 1M(50M) 采用CIC滤波器进行降采样率。 插值:(发送端) 基带信号上变频到1M，采样率是2.5M，采用CIC滤波器进行升采样率处理。 注释：升采样率或者降采样率不会改变原始信号的中心频率，但是频谱分布会发生改变。-Extraction: (receiver) IF signal 20M (sampling rate is 50M) down-conversion signal M
Xilinx_I2C
- Xilinx FPGA的I2C Master例子-Xilinx examples of I2C Master
USB_SoftLock
- USB SoftLock, 包含VHDL for Xilinx FPGA，上位机驱动以及应用程序-USB SoftLock, Include VHDL for Xilinx FPGA, PC Driver and App
LCD-IP-CORE
- LCD Controller IP for Xilinx FPGA
USB_ulper
- USB ulper Link Layer design, role of Host and Device
zhonghuanAGVpro
- 采用ALTERA FPGA，nios ii内核的AGV控制程序，里面包含了PID算法及相关AGV控制逻辑-Using ALTERA FPGA, nios ii kernel AGV control program, which includes a PID algorithm and control logic associated AGV
sd
- 实现SD卡初始化以及读相关操作，包括项层、读模块和初始化模块- SD card to achieve read and write operations
key_test
- 采样按键输入，按20ms周期实现按键毛刺消除功能-Sampling key value, to achieve key-glitch elimination function
wrpc-v2.0_src.tar
- About 1588 PTP protocol xillinx FPGA running code and Software application, and to introduce documents, want to help everyone
lm32
- About Softpll Lattice1200 FPGA running code, and to introduce documents, want to help everyone
pic10
- 本文件夹里面的是实现pic10 CPU的全部verilog代码以及相应的测试脚本代码，当然有一些模块是在quartus中直接编辑波形测试的，所以没有响应的测试脚本文件。 tri_state_port的测试还未完成，test_pic10_status_reg.vt和test_pic10_tri_state_port2.vt都没有完成测试任务 其中有三篇文档： PIC10_RISC_Design.pdf:原文（verilog代码基本都来自原文，对一部分进行了改进），这篇文章写