CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .15 .16 .17 .18 .19 3720.21 .22 .23 .24 .25 ... 4323 »
  1. memoria

    0下载:
  2. this file contain a simple example of a memory eeprom using vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.72mb
    • 提供者:paco
  1. shuzijishiqi

    0下载:
  2. 基于VHDL的数字计时器,手动可控正计时和倒计时(含复位键和使能键)-VHDL-based digital timer and countdown timer being controlled manually (with the reset button and enable key)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.04mb
    • 提供者:王润东
  1. mealy_0011_detector

    0下载:
  2. Key detector a given bit stream-Key detector a given bit stream
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:729byte
    • 提供者:Toi
  1. c3_fm_tx

    0下载:
  2. 使用CycloneIII FPGA实现纯数字FM发射机,播放WAVE格式的文件,通过FPGA数字调频,从IO发射出去-Use CycloneIII FPGA to achieve a digital FM transmitter, play WAVE format file, Digital FM modulation, transmitted by FPGA IO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.9mb
    • 提供者:Eddie
  1. c3_am_tx

    0下载:
  2. 使用CycloneIII FPGA实现纯数字AM发射机,播放WAVE格式的文件,通过FPGA数字调幅,从IO发射出去 -Use CycloneIII FPGA to achieve a digital AM transmitter, play WAVE format file, Digital AM modulation, transmitted by FPGA IO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.95mb
    • 提供者:Eddie
  1. ad7688_nios

    0下载:
  2. AD7688 ADC的SOPC系统,包含AD7688 Avalon总线接口IP,SOPC系统,NIOS软件-AD7688 ADC in SOPC system, include AD7688 avalon interface IP, sample SOPC system, NIOS software
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.05mb
    • 提供者:Eddie
  1. ad7298_nios

    0下载:
  2. AD7298 ADC的SOPC系统,包含AD7298 Avalon总线接口IP,SOPC系统,NIOS软件-AD7298 in SOPC system, include AD7298 avalon interface IP, sample SOPC system, NIOS software
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.04mb
    • 提供者:Eddie
  1. MacPro

    0下载:
  2. This introduces beginners on a few ways of discovering the basic details about LabVIEW 2015.
  3. 所属分类:VHDL编程

  1. digital-clock

    0下载:
  2. vhdl文件,实现数字钟,以及其顶层设计图-This package contains the VHDL file, can realize the digital clock, contains the top-level design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:373.11kb
    • 提供者:Jack
  1. frequency-meter

    0下载:
  2. 包含的vhdl文件能够测量频率,并包含需要仿真的图形- files of compressed package can measure the frequency of VHD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:100.08kb
    • 提供者:Jack
  1. TB_Read_Write_File_vhd

    0下载:
  2. Simplified VHDL testbench: Read/Write from/to Text File.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:984byte
    • 提供者:AhMahdi
  1. mac_accumulator

    0下载:
  2. VHDL Multiplier Adder Accumulator together with Test Bench.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.22kb
    • 提供者:AhMahdi
« 1 2 ... .15 .16 .17 .18 .19 3720.21 .22 .23 .24 .25 ... 4323 »
搜珍网 www.dssz.com