CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .91 .92 .93 .94 .95 396.97 .98 .99 .00 .01 ... 4323 »
  1. ep2c5t144

    0下载:
  2. EP2C5T144原理图,最小系统开发板。-EP2C5T144 schematic diagram, the minimum system development board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:173.01kb
    • 提供者:
  1. ISE_lab17

    0下载:
  2. 本实验使用 XILINX 提供的IP 核,并例化该IP 核来实现正弦信号发生器的功能。由于 ISE 中有DDS(Direct Digital Synthesizer 5.0)IP 核,因此只需要编写一个顶层文件来调用 Core Generator 生成的IP 即可。-This study provides the IP core using the XILINX, and cases of the IP core to achieve the sinusoidal signal gene
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:4.27kb
    • 提供者:
  1. fifo

    0下载:
  2. FIFO 是一种先进先出数据缓存器,这是一个同步FIFO的VHDL源程序,将FIFO分成几个模块进行设计,最后用顶层文件进行模块化设计。-FIFO is a FIFO buffer, which is a synchronous FIFO in VHDL source code, will be divided into several modules FIFO design, top-level files Finally, the modular design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:4.49kb
    • 提供者:刀刀
  1. vhdldaima

    0下载:
  2. 各种vhdl的源代码,基本vhdl的源代码,让你更好学会vhdl-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:661.69kb
    • 提供者:hamigua
  1. RS232

    0下载:
  2. 用硬件描述语言VHDL进行串行通信接口电路设计,能通过RS232协议与PC机进行通信。-VHDL hardware descr iption language used for serial communication interface circuit design, through the RS232 protocol to communicate with the PC unit.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:766.68kb
    • 提供者:tanzhde
  1. AN151

    0下载:
  2. AMBA Application Note: AN151 - Using EB with example AXI Logic Tile. -AMBA Application Note: AN151- Using EB with example AXI Logic Tile. This example shows how to use the EB baseboard with an example AXI Logic Tile. The following board c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13.24mb
    • 提供者:余曉民
  1. test

    0下载:
  2. Spartan-3e LED测试代码, 用SW0进行开关控制-Spartan-3e LED test code, the switch SW0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:Kan Xiao
  1. saicheyouxi

    0下载:
  2. 用VHDL软件开发了赛车游戏,经过max plus 2的验证 很好而且很实用 很有意思-VHDL software was developed with racing games, after a good verification max plus 2 very interesting and very useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.36mb
    • 提供者:卧虎
  1. verilogChapter-8

    0下载:
  2. 续完chapter07,给出了从入门到工程应用的一些实例,可以帮助初学者通过学习实例了解和掌握硬件描述语言的基本知识。-Continued chapter07, from entry to the project are given some examples of applications that can help beginners learn instance by hardware descr iption language to understand and master the b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:653.15kb
    • 提供者:Alice Yang
  1. Counter60min

    0下载:
  2. VHDL语言编写的一个六十进制计数器(用于分钟),一个脉冲输入引脚,一个复位引脚,8个BCD码输出引脚,一个进位输出引脚。与我的其它8个模块配套构成一个数字钟。-A 60 binary counter(for minute) programmed with VHDL language.A pulse input, a reset input, eight BCD code output BCD code, a carry bit output. It is one of my total 9 m
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:202.82kb
    • 提供者:chzhsen
  1. VGA_FPGA

    0下载:
  2. 我用FPGA verilog语言写的VGA显示程序,是我做的一个课程设计,在显示器上显示我的学号20082831.当然也可以改的,里面有三个文件,一个是头文件。-FPGA verilog language written with VGA display program, I do a course design, displayed on the monitor my student number 20082831. Of course, can be changed, there are t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:391.35kb
    • 提供者:张亮
  1. use~Verilogtocontrol~FPGASDRAM

    0下载:
  2. 介绍了SDRAM的特点和工作原理,提出了一种基于FPGA的SDRAM控制器的设计方法,使用该方法实现的控制器可非常方便地对SDRAM进行控制。-Describes the characteristics and working principle of SDRAM, we propose a FPGA-based SDRAM controller design method, using the method of the controller can easily control the SD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:119.16kb
    • 提供者:林曉彬
« 1 2 ... .91 .92 .93 .94 .95 396.97 .98 .99 .00 .01 ... 4323 »
搜珍网 www.dssz.com