CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .91 .92 .93 .94 .95 396.97 .98 .99 .00 .01 ... 4323 »
  1. example_modbus

    1下载:
  2. 基于FPGA下的MODBUS通信驱动程序(RS-232通讯程序)-Based on MODBUS communication driver (RS232 communication program) FPGA under
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:511.4kb
    • 提供者:朱鹏
  1. Gen_Square

    0下载:
  2. 利用DDS技术产生100~1MHz的方波 利用DDS技术产生100~1MHz的方波-generate 100Hz ~ 1MHz square with DDS,using verilog HDL generate 100~1MHz square with DDS,using verilog HDL generate 100~1MHz square with DDS,using verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.08kb
    • 提供者:xuejing
  1. FPGA-FIR

    0下载:
  2. 基于Xilinx FPGA实现的系数可装载数字滤波器源代码
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:2.95mb
    • 提供者:楚轩
  1. dds

    0下载:
  2. DDS signal generator, the compression bag is a project, a full set of DDS signal generator, contains the mif file and so on
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:11.28mb
    • 提供者:d232
  1. NoSocAdau1761_zyz

    0下载:
  2. 在Zedboard上测试Adau1761录放音 郑郁正 1. 这个项目来自网上:Zedboard_d base_project。 2. 项目不是vivado工程,而是ise工程。 3. 项目的功能是将PC机播放的声音从Zedboard的Line In声音口输入,从耳机口输出。 4. 不支持话筒输入,也就是Micphone不起作用。 5. 不支持LineOut喇叭口输出。 6. 输出音量可以通过sw0、sw1选择,组合支持四级音量。 测试上工程时,要制作
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.15mb
    • 提供者:郑郁正
  1. 99multiply

    0下载:
  2. 99乘法表,VHDL编写,原理图和代码齐全,仿真和DE2板子都经过测试,可成功运行-99 multiplication table, write by VHDL, simulation and DE2 board have been tested to run successfully
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.19mb
    • 提供者:yang
  1. yi

    0下载:
  2. 可以左移右移的移位寄存器,包含复位端、预置数端,可控制左移或右移,八位led灯显示。-shifting register
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:4.2mb
    • 提供者:lily
  1. 1

    0下载:
  2. 使用89C51单片机制作简易信号发生器,可以实现4种波形。正弦波,锯齿波,方波,三角波。信号频率1HZ—10KHZ-Use 89C51 microcontroller production of simple signal generator, can achieve four waveforms. Sine, sawtooth, square, triangle wave. Signal frequency 1HZ-10KHZ
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.98kb
    • 提供者:吴晓宸
  1. ADC-ADS7230

    0下载:
  2. ADC ADS7230 - ADC module in VHDL for ADS 7230 (Texas Instruments)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.85kb
    • 提供者:Alex
  1. sine_pwm_gen

    0下载:
  2. Sine PWM Generator for a sine frequency of 0..255Hz. Signal to a two phase mode is available-Sine PWM Generator for a sine frequency of 0..255Hz. Signal to a two phase mode is available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:4.63kb
    • 提供者:Alex
  1. rms_mean_measure

    0下载:
  2. Measurement of RMS and Mean value
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.67kb
    • 提供者:Alex
  1. AD652

    0下载:
  2. Clock generator for AD652-AEC. Generates switchbale 2,174MHz Clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1008byte
    • 提供者:Alex
« 1 2 ... .91 .92 .93 .94 .95 396.97 .98 .99 .00 .01 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭