CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .94 .95 .96 .97 .98 399.00 .01 .02 .03 .04 ... 4323 »
  1. sequenceur

    0下载:
  2. sequenceur simulation vhdl sur quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:409kb
    • 提供者:aria
  1. compteur

    0下载:
  2. compteur simulation vhd quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:628.96kb
    • 提供者:aria
  1. moteur

    0下载:
  2. moteur pas a pas simulation quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:360.46kb
    • 提供者:aria
  1. pci_Verilog

    0下载:
  2. pci_Verilog_配置寄存器读写,实现pci通讯-pci Verilog_ configuration register read and write, realize pci communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:308.16kb
    • 提供者:hhhhh
  1. hengtiao

    0下载:
  2. 基于FPGA的VGA显示设计,显示彩色横条,编程语言为Verilog HDL。-Design of FPGA based on the VGA display, display color bar. The programming language is Verilog HDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:854byte
    • 提供者:eaou
  1. fanggeyidong

    0下载:
  2. 用硬件描述语言VerilogHDL完成基于FPGA、VGA的方格移动设计。-Using hardware descr iption language VerilogHDL to complete the FPGA, VGA based on the design of the grid.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:958byte
    • 提供者:eaou
  1. tanchishe

    0下载:
  2. 用硬件描述语言VerilogHDL完成基于FPGA、VGA的简易贪吃蛇设计。-Using hardware descr iption language VerilogHDL to complete the simple Snake design based on FPGA and VGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.51kb
    • 提供者:eaou
  1. miaobiao

    0下载:
  2. 用硬件描述语言Verilog HDL完成秒表设计模块,使用数码管。-Using hardware descr iption language Verilog HDL to complete the stopwatch design module, using digital tube.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.14kb
    • 提供者:eaou
  1. key

    0下载:
  2. 用硬件描述语言VerilogHDL完成Basys2键盘扫描设计模块。-Using hardware descr iption language Basys2 to complete the VerilogHDL keyboard scan design module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.75kb
    • 提供者:eaou
  1. 123

    0下载:
  2. 设计一个输入为48MHZ,有四个输出端分别为1HZ,10HZ和100HZ,1KHZ的分频器-hello word
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:9.43kb
    • 提供者:网红
  1. DS18B20smg

    0下载:
  2. 基于FPGA(EP1C3T144C8N)的温度检测数码管时时显示设计。-Based FPGA (EP1C3T144C8N) temperature detection digital display real-time desig.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:650.83kb
    • 提供者:李炎
  1. digital-frequency

    0下载:
  2. 简易数字频率计设计,使用ise软件仿真,xilinx芯片,可以测输入信号的频率-Simple digital frequency meter design, simulation ise software, xilinx chip that can measure the frequency of the input signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:171.66kb
    • 提供者:lixiaomiao
« 1 2 ... .94 .95 .96 .97 .98 399.00 .01 .02 .03 .04 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭