CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .96 .97 .98 .99 .00 401.02 .03 .04 .05 .06 ... 4323 »
  1. uartverilog

    0下载:
  2. 基于DE2-70开发板的串口单字节收发数据程序,程序简单易懂,亲测可用-Based on the DE2-70 development board single-byte serial port to send and receive data procedures, procedures simple, test available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:473.63kb
    • 提供者:吉泽
  1. mux16

    0下载:
  2. 基于DE2-70开发板的十六位乘十六位的乘法器,程序简单易懂-Based on the DE2-70 development board 16 x 16 multiplier, easy to understand
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:851.38kb
    • 提供者:吉泽
  1. LED_seg7

    0下载:
  2. 基于DE2-70开发板的八个按键7段数码管的检测程序,可控制数码管刷新显示0-f等十六个字符-Based on the DE2-70 development board eight buttons seven segment digital tube detection procedures, can be controlled digital refresh pipe 0 f 16 characters
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:362.42kb
    • 提供者:吉泽
  1. keyscanverilog

    0下载:
  2. 基于DE2-70开发板的四个按键KEY0-KEY3的按键检测程序,可控制跑马灯的方向和运行-Based on the DE2-70 development board of four key KEY0- KEY3 test procedures, can control the direction of the entertaining diversions and run
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:410.54kb
    • 提供者:吉泽
  1. mux

    0下载:
  2. VHDL CODE FOR MULTIPLEXER IN STRUCTURAL STYLE MODELING
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:539byte
    • 提供者:annie
  1. multiplier64

    0下载:
  2. VHDL CODE FOR 64 BIT BINARY MULTIPLICATION USING VEDIC STYLE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:850byte
    • 提供者:annie
  1. multiplier32

    0下载:
  2. 32 BIT MULTIPLICATION VHDL CODE IMPLEMENTED IN XILINX
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:856byte
    • 提供者:annie
  1. bypasscolumn

    0下载:
  2. VHDL CODE FOR 4 BIT BYPASS COLUMN MULTIPLIER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.09kb
    • 提供者:annie
  1. adder32bit

    0下载:
  2. vhdl code for 32 bit binary addition
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:565byte
    • 提供者:annie
  1. dice

    0下载:
  2. This zip file is a complete project which designed a virtual dice randomly. Besides, the random math using 8 registers to give a input to the control.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:279.61kb
    • 提供者:zhangyi wang
  1. approximate-compressor

    0下载:
  2. implemented Paper is attached. Its on approximate compressor used for multiplication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.05mb
    • 提供者:jaymin
  1. SRAM

    0下载:
  2. 用Verilog实现8051sdam,并在Quartus和modelsim上完成测试和仿真,内含源代码和测试程序。-Using Verilog realize 8051sdam, and complete testing and simulation, including source code and test procedures in Quartus and modelsim.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.12mb
    • 提供者:Lillian
« 1 2 ... .96 .97 .98 .99 .00 401.02 .03 .04 .05 .06 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭