CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .97 .98 .99 .00 .01 402.03 .04 .05 .06 .07 ... 4323 »
  1. UART

    0下载:
  2. 用Verilog实现uart串口通信,并在Quartus和modelsim上完成测试和仿真,内含源代码和测试程序。-Using Verilog realize uart serial communication, and complete testing and simulation in Quartus and modelsim, including source code and test procedures.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.87kb
    • 提供者:Lillian
  1. ele_lock

    0下载:
  2. 在Basys3上用两个按钮作为0和1的输入,只有当输入为01011时,LED灯亮。数码管显示输对了几位。-On Basys3 two buttons as inputs 0 and 1, only when the input is 01011 when, LED lights. Digital display to lose a few.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:836.37kb
    • 提供者:刘晟昊
  1. FPGA_SPI_recive_display

    0下载:
  2. FPGA 接收主发端SPI接口发来的数据,解调并用FPGA板上的数码管显示。 SPI发送端程序见STM32F407版SPI发送.rar-FPGA receives the master SPI interface data , demodulation and display on digital LED digital displays . Master SPI sending program see STM32F407 version SPI send.Rar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.02mb
    • 提供者:毕先生
  1. 25_lcd_system

    0下载:
  2. 这个是我从黑金社区上找过来的 是关于LCD系统设计的代码 希望对大家学习FPGA有用-This is I can come the black community is on the LCD system design code, we hope to learn useful FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.74mb
    • 提供者:Gent Liu
  1. 24_lcd_gui

    0下载:
  2. 这个是我从黑金社区上找过来的 是关于LDC/GUI系统设计的代码 希望对大家学习FPGA有用-This is I can come the black community is on the LDC/GUI system design code, we hope to learn useful FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.46mb
    • 提供者:Gent Liu
  1. 23_rtc_system

    0下载:
  2. 这个是我从黑金社区上找过来的 是关于rtc系统设计的代码 希望对大家学习FPGA有用-This is I can come the black community is on the RTC system design code, we hope to learn useful FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.22mb
    • 提供者:Gent Liu
  1. 22_sos_system

    0下载:
  2. 这个是我从黑金社区上找过来的 是关于sos系统设计的代码 希望对大家学习FPGA有用-This is I can come the black community is on the SOS system design code, we hope to learn useful FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.82mb
    • 提供者:Gent Liu
  1. sp6ex7

    0下载:
  2. 经典模式流水灯实验,拨码开关SW3作为开关信 号,导航按键UP和DOWN作为LED流动方向控制信 号,实现8个LED开关、方向可控的流水灯功能。-Classic mode flow lamp experiment, dial the code switch SW3 as a switch letter Number, navigation buttons UP and DOWN as the LED flow direction control letter 8, to achi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:250.26kb
    • 提供者:chi
  1. dianzhen

    0下载:
  2. 基于CPLD的实现控制8x8点阵动态显示字母的程序,使用VHDL语言,通过调节分频系数可以实现点阵的变换速度,通过改变不同的状态可以让点阵显示不同的图案。- Based on CPLD for control 8x8 dot matrix dynamic display of letters, the use of VHDL language, by adjusting the division ratio can be achieved by changing the speed dot
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:257.94kb
    • 提供者:孙大幕
  1. bujinji-(kuozhan)

    0下载:
  2. 基于CPLD的步进电机控制实现,使用VHDL语言进行编程,通过控制开关,可以实现正转快速,正转慢速,反转快速,反转慢速四种不同的状态。- Based on CPLD stepper motor control implementation using VHDL language programming, by controlling the switch, you can achieve fast forward, slow forward, fast reverse, reverse sl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:73.25kb
    • 提供者:孙大幕
  1. honglvdeng

    0下载:
  2. 基于CPLD的交通信号灯的实现,使用VHDL语言,使用不同颜色的二极管分别代表红黄绿三种信号灯。在数码管上可以分别显示倒计时。-CPLD-based implementation of the traffic lights, the use of VHDL language, using different colors of red yellow and green diodes representing three kinds of lights. On the digital countd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.04mb
    • 提供者:孙大幕
  1. liushuideng

    0下载:
  2. 基于CPLD的流水灯实现,使用VHDL语言编程,闪烁间隔为0.5秒。-CPLD-based water lights to achieve using VHDL language programming, blinking interval of 0.5 seconds.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:55.53kb
    • 提供者:孙大幕
« 1 2 ... .97 .98 .99 .00 .01 402.03 .04 .05 .06 .07 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭