CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .93 .94 .95 .96 .97 398.99 .00 .01 .02 .03 ... 4323 »
  1. Beamforming

    1下载:
  2. 基于FPGA的波束形成,包括ad转换,数据存储等部分-FPGA-based beamforming, including ad conversion, data storage and other parts. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.37mb
    • 提供者:张加奇
  1. tlc549driver

    0下载:
  2. 8位AD转换芯片tlc549的驱动代码-the code of eight bits AD conversion chip (tlc549)driver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:792byte
    • 提供者:孙锐群
  1. vga

    0下载:
  2. VGA控制器设计实现显示器屏幕保护模块。 显示横竖条,方块,还有图片。-VGA controller design to realize display screen protection module. The article shows the relation, squares, and pictures.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.38mb
    • 提供者:孙锐群
  1. stopwatch

    0下载:
  2. 具有计时功能。此秒表有3个按键(reset, start,select)按下reset键后,秒表清零,按下start键后,开始计时, 再次按下start键后, 停止计时,按下 ,可以轮流切换显示秒和分钟,百分一秒。-With timing function.This stopwatch has three buttons (reset, start, select) after pressing the reset button, a stopwatch reset, press the sta
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.32mb
    • 提供者:孙锐群
  1. shizhong

    0下载:
  2. 详细的介绍简易时钟的制作方法及实现过程。-Details simple clock production methods and implementation process.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.04mb
    • 提供者:王先生
  1. yima

    0下载:
  2. 用VHDL语言和原理图设计方法混合设计一个计数译码显示电路-Using VHDL and schematic design to design a method of mixing count decoding display circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:910.17kb
    • 提供者:王先生
  1. DA

    0下载:
  2. 详细的介绍了DA转换芯片资料,DA转换原理。-A detailed descr iption of the DA converter chip data, DA conversion principle.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.1mb
    • 提供者:王先生
  1. AD

    0下载:
  2. 详细的介绍了A/D转换原理,A/D芯片资料。-Detail A/D principle, A/D chip information.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:945.67kb
    • 提供者:王先生
  1. 3-8yimaqi

    0下载:
  2. 详细介绍了VHDL中3-8译码器,适合初学者-Details of the 3-8 decoder VHDL, suitable for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:889.75kb
    • 提供者:王先生
  1. mod.verilog

    0下载:
  2. 计算两个数值间的最大公约数和最小公倍数。-calculate two numbers greatest common divisor and lowest common multiple.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:677byte
    • 提供者:李京伦
  1. usb_device_core

    0下载:
  2. usb 设备 IP核 verilog实现-usb device core, verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:37.29kb
    • 提供者:李红敏
  1. sd_crc7_c16

    0下载:
  2. sd crc7 crc16 校验 verilog实现-sd crc7 crc16 verilog
  3. 所属分类:VHDL编程

    • 发布日期:2017-11-06
    • 文件大小:2.13kb
    • 提供者:李红敏
« 1 2 ... .93 .94 .95 .96 .97 398.99 .00 .01 .02 .03 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭