CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .89 .90 .91 .92 .93 394.95 .96 .97 .98 .99 ... 4323 »
  1. conv313

    0下载:
  2. 卷积码编译码(3,1,3)的编码verilogHDL程序-Convolution code codec (3,1,3) coding verilog HDL program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.86mb
    • 提供者:lwy
  1. ISE_lab6

    0下载:
  2. 加法器的VHDL源代码 适合本科生学习使用-Adder VHDL source code for undergraduate learning to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:449.27kb
    • 提供者:岳宇博
  1. ISE_lab5

    0下载:
  2. 七段数码管的VHDL源代码 适合本科生学习使用-Seven segments of the VHDL source code for undergraduate learning to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:289.15kb
    • 提供者:岳宇博
  1. ISE_lab4

    0下载:
  2. 比较器的FPGA程序 适合初学者使用非常不错-Comparator FPGA program for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:271.93kb
    • 提供者:岳宇博
  1. ISE_lab3

    0下载:
  2. 多路复用器的FPGA源代码 适合初学者使用-Multiplexer FPGA source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:352.7kb
    • 提供者:岳宇博
  1. ISE_lab1

    0下载:
  2. 基本门电路的FPGA程序 适合学习FPGA的工作人员-Staff FPGA program for learning basic gates of FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:394.59kb
    • 提供者:岳宇博
  1. boxingfashengqi

    0下载:
  2. 波形发生器的源代码,有正弦波,三角波,锯齿波,方波。modelsim仿真,包含testbench仿真代码,testbench用的verilog编写,波形发生器源代码用的VHDL编写。-Waveform generator source code, sine, triangle, sawtooth, square wave. modelsim simulation, testbench simulation code contains, verilog write testbench use, w
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.53mb
    • 提供者:hbxgwjl
  1. taxi

    0下载:
  2. 基于FPGA的出租车计费器设计,VHDL语言完成,仿真通过可用。-FPGA design is based on the taxi meter, VHDL language completion, through simulation available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:570.46kb
    • 提供者:hbxgwjl
  1. PWM

    1下载:
  2. 基于FPGA的PWM控制器设计,包含ADC0820模块,按键扫描,PID,PWM控制器等模块,VHDL语言完成,已仿真通过-PWM controller design based on FPGA, including ADC0820 module, key scan, PID, PWM controllers and other modules, VHDL language completed, through simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:769.13kb
    • 提供者:hbxgwjl
  1. M_generation

    0下载:
  2. 伪随机序列发生器,即M序列发生器,VHDL语言完成,已仿真通过。-Pseudo-random sequence generator, VHDL language completed, through simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.19mb
    • 提供者:hbxgwjl
  1. 2fsk_2psk

    0下载:
  2. FSK和PSK调制,用VHDL语言写的,已仿真通过。-FSK and PSK modulation, VHDL language, and has been through simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.11mb
    • 提供者:hbxgwjl
  1. DigitalClock

    0下载:
  2. 交通灯使用Verilog编写的,大家可以-digital led
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.44mb
    • 提供者:lizhichao
« 1 2 ... .89 .90 .91 .92 .93 394.95 .96 .97 .98 .99 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭