CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .84 .85 .86 .87 .88 389.90 .91 .92 .93 .94 ... 4323 »
  1. SPI_ROM

    0下载:
  2. FPGA实现非标准SPI总线数据的接收和解码,并实现ROM数据的读取和执行-FPGA implementation of non-standard SPI bus to receive and decode the data, and to achieve ROM data read and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.75mb
    • 提供者:zhlifeng0316
  1. Vivado-Introduction

    1下载:
  2. XILINX VIVADO开发使用工具教程-Introduction to the Vivado Design Suite
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-11-02
    • 文件大小:1.28mb
    • 提供者:yin
  1. Zynq-7000-for-Software-Engineers

    0下载:
  2. Zynq-7000软件工程师step by step教程-Zynq-7000 Extensible Processing Platform Design Workshop for Software Engineers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.84mb
    • 提供者:yin
  1. Zynq-7000-for-Hardware-Engineers

    0下载:
  2. Zynq-7000硬件工程师step by step教程-Zynq-7000 Extensible Processing Platform Design Workshop for Hardware Engineers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:1.99mb
    • 提供者:yin
  1. EDA

    0下载:
  2. 用VHDL语言编写的各种小模块,有走马灯,计数器,循环寄存器等-VHDL language with a variety of small modules, there is a revolving door, counters, registers, and so the cycle
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:11.96kb
    • 提供者:ChenDehua
  1. 20150608

    0下载:
  2. 使用VHDL设计双通道高速ADC采集电路,将模拟数据采集,USB发送到计算机- Using VHDL to design a dual channel high-speed ADC acquisition circuit, the analog data acquisition, USB sent to the computer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:404.88kb
    • 提供者:lily
  1. key_board

    0下载:
  2. 本设计是实现一个4*4矩阵按键键盘设计,将矩阵按键的按键值通过串口发送到上位机-The design is to achieve a 4*4 matrix keyboard design, the matrix keys to the value of the button to send to the host computer through the serial port
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:637.2kb
    • 提供者:li
  1. FPGA_JOW74160

    0下载:
  2. 本设计使用了74160期间设计数字钟,并对该设计进行波形仿真,使用QUARTUS ii 设计软件,对于用单元逻辑器件设计数字钟有帮助-This design uses 74160 period design digital clock, and the design of waveform simulation, the use of II QUARTUS design software, the design of the digital clock with the unit logic d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:456kb
    • 提供者:li
  1. FPGA_JOW

    0下载:
  2. 本设计为学校打铃管理系统,使用VHDL设计,根据打铃功能不同输出不同的音乐,工作模式包括正常上课模式、考试模式、放假模式-The design management system for the school bell, the use of VHDL to design, according to different output different music in Bell functions, working modes including normal class mode, test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.33mb
    • 提供者:li
  1. wireless_FPGAcode

    0下载:
  2. 无线通信模块设计FPGA代码 包括matlab模型文件及verilog源代码-The wireless communication module design including FPGA code matlab verilog model file and source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:213.55kb
    • 提供者:崔琦
  1. LBG64_double_CLK

    0下载:
  2. 数据压缩算法的硬件实现ASIC&FPGA(矢量量化算法)-Data compression algorithm implemented in hardware ASIC & FPGA (vector quantization algorithm)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:577.59kb
    • 提供者:崔琦
  1. CRC

    0下载:
  2. 在数据通信过程中,数据校验是必不可少的部分,CRC校验是一种高效的检验方式。-In the process of data communication,data verification is an indispensable part, CRC verification is an efficient way to test.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:640byte
    • 提供者:文化
« 1 2 ... .84 .85 .86 .87 .88 389.90 .91 .92 .93 .94 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭