CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .97 .98 .99 .00 .01 402.03 .04 .05 .06 .07 ... 4323 »
  1. cymometer

    0下载:
  2. PIC16单片机设计的数字频率计,检测输入信号的频率.(包括一个.H头文件,建议阅读一下)-PIC16 MCU designed digital frequency meter, detects the input frequency. (Including a. H header files, I recommend reading it)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.15kb
    • 提供者:eric
  1. main

    0下载:
  2. 利用stm32单片机,对I2C和串口通信做测试,通过LED灯来显示-The stm32 MCU, I2C and serial communication test, LED lights to display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.15kb
    • 提供者:xufuzhen
  1. HWL_PRBS_GEN

    0下载:
  2. Efficient Shift Registers, LFSR Counters, and Long Pseudo-Random Sequence Generators. PRBS. Verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.15kb
    • 提供者:D
  1. SEG7_IF

    0下载:
  2. SEG7_IP.v是七段数码管的驱动程序,符合avalon总线协议,可以直接添加七段数码管的ip核使用。-SEG7_IP.v is the seven segment digital tube driver, in line with the Avalon bus protocol, you can directly add the seven segment digital tube IP nuclear use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.15kb
    • 提供者:ww
  1. fifo

    0下载:
  2. fifo的代码,经过测试可以使用,很有用处,可以放心使用-a fifo module,the code has been tested and it is usefull
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.15kb
    • 提供者:汪磊
  1. FIR-filter-vhdl

    0下载:
  2. 工程:用VHDL语言实现的FIR滤波器设计。-FIR filter using vhdl using QuartusII
  3. 所属分类:VHDL-FPGA-Verilog

  1. sdfa

    0下载:
  2. LCD控制VHDL程序与仿真, 各位可以试一试,我已完成仿真和测试-LCD control procedures and VHDL simulation, you can try
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.15kb
    • 提供者:周三强
  1. arm-fpga.rar

    0下载:
  2. arm fpga 通讯驱动代码 arm fpga 通讯驱动代码,arm fpga comunicate
  3. 所属分类:Driver develop

    • 发布日期:2017-11-21
    • 文件大小:1.15kb
    • 提供者:哈哈
  1. clk_DCM_50to75MHz

    1下载:
  2. 调用ISE010.1的IP核DCM来实现频率倍增,本程序实现的是50MHz到75MHz的倍增,开发者可以根据DCM的参数设置实现不同频率的倍增-Call ISE010.1 IP core DCM to achieve frequency doubling, the program is 50MHz to 75MHz multiplication, developers can implement different parameter settings of DCM frequency mult
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.15kb
    • 提供者:wulei
  1. Least_Squares

    0下载:
  2. 基于FPGA两种基于非线性最小二乘法的电力系统频率跟踪方法,搜索算法和Levenberg-Marquardt算法。- least square method FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.15kb
    • 提供者:朱怀毅
  1. phone

    0下载:
  2. 模仿电话拨号,并且有晶体管显示输入的数字-Imitation of dial-up, and there are number of transistors display input
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.15kb
    • 提供者:jiangyan
  1. adder3

    0下载:
  2. 加法计数器 简单的加法计数器 专用于学生学习理解-Counter counter simple addition addition dedicated to understanding student learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.15kb
    • 提供者:林凯
« 1 2 ... .97 .98 .99 .00 .01 402.03 .04 .05 .06 .07 ... 4323 »
搜珍网 www.dssz.com