CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .00 .01 .02 .03 .04 405.06 .07 .08 .09 .10 ... 4323 »
  1. Stepper_control

    0下载:
  2. verilog code for steeper motor control use eda for testing it
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.16kb
    • 提供者:zakirhussain
  1. glcd12864

    0下载:
  2. program praktikum dari kampus menggunakan atmega 128 dengan modul grafik lcd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.16kb
    • 提供者:baguspermana7
  1. fir_lms

    0下载:
  2. i want verilogHDL and VHDL in pso. please help me-i want verilogHDL and VHDL in pso. please help me..........
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.16kb
    • 提供者:a.deivaseelan
  1. SRAM_16Bit_512K

    0下载:
  2. SRAM_16Bit_512K代码,静态随即存取存储器源码-SRAM_16Bit_512K code, static random access memory source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.16kb
    • 提供者:李维
  1. adder_32

    0下载:
  2. 超前进位加法器是通常数字设计所必备的,本程序为32位超前进位加法器-CLA is usually necessary for digital design, the procedure for 32-bit CLA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-05-18
    • 文件大小:1.16kb
    • 提供者:zhaohongliang
  1. rs232_receiver

    0下载:
  2. VHDL implementation for an RS-232 receiver system.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.16kb
    • 提供者:mert
  1. clockbuffer

    0下载:
  2. clock buffer for xilinx spartan 3e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.16kb
    • 提供者:MILIND
  1. pll

    0下载:
  2. HSPICE锁相环电路,为HSPICE提供的demo程序。-HSPICE PLL circuit for HSPICE to provide the demo program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.16kb
    • 提供者:邹洲
  1. code

    0下载:
  2. its a code which uses des binary to gray to encrpt data . this code is exclusively for a Universal FPGA Kit with Xilinx XC2S200PQ208 -its a code which uses des binary to gray to encrpt data . this code is exclusively for a Universal FPGA Kit with Xi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.16kb
    • 提供者:Vish
  1. lopp_encoder

    0下载:
  2. 循环码编码,Verilog语言实现,带仿真程序。-Loop coding, Verilog language, with the simulation program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.16kb
    • 提供者:张刚
  1. yinpin

    0下载:
  2. 一款音频发生器的程序,本人已经亲自测试,绝对好用。
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-16
    • 文件大小:1.16kb
    • 提供者:符号
  1. firstacv

    0下载:
  2. 抓取攝影機影像 並在滑鼠點選範圍做增亮處理-Capture mouse click on the camera image and the range to brightening treatment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.16kb
    • 提供者:chen ching
« 1 2 ... .00 .01 .02 .03 .04 405.06 .07 .08 .09 .10 ... 4323 »
搜珍网 www.dssz.com