资源列表
axi lite 接口
- 该文件完成了简单的axi lite 接口协议 Verilog 语言编程。欢迎交流讨论
cla_vhd
- 超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.-CLA of examples, including source code and test documents, compressed, without a password.
srbjq
- quartus环境下开发的三人表决器（三种不同的描述方式）maxplusII兼容
I2C
- 基于FPGA的I2C总线主控器的设计与实现-Based on the I2C bus master FPGA Design and Implementation
TIM_DLY_LED
- 可控单窄脉冲信号电源的FPGA实现的内部程序-Controllable single narrow pulse signal power FPGA implemented internal procedures
6data-power2verilog
- verilog code (power two) for 6 data entry in 32bit floating point
tlv2553 verilog
- tlv2553 verilog TI 的ad转换芯片 在modelsim 上进行波形仿真
chk
- 本程序实现了一个序列检测器。当一串待检测的串行数据进入检测器后，若此数在每一位的连续检测中都与预置的密码数相同，则输出“A”,否则仍然输出“B”。
ADV7179芯片的驱动程序
- ADV7179芯片的驱动程序，基于FPGA硬件实现，已经验证可以使用-ADV7179 chip drivers, FPGA-based hardware implementation has been verified using
mux16
- 16位乘法器的verilog实现，可以通过仿真，采用的是移位的方法。-16-bit multiplier verilog achieve, through simulation, using the shift method.
vhdl
- 8bit latch and a led code
add
- 硬件描叙语言实现一个加法器，开发环境使用的是libreo，用的是Verilog语言-Hardware descr iption language to realize an adder, development environment using the libreo, with Verilog language