CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .05 .06 .07 .08 .09 410.11 .12 .13 .14 .15 ... 4323 »
  1. bingzhuanchuan

    0下载:
  2. 这是一个用VHDL语言编写的并口转串口程序,在altera开发系统下验证通过,运用于开发板与计算机之间的通信,源程序可以提供参考-This is a use of the VHDL language Parallel to Serial procedures, In altera development system under test passed, the development of applied between the panels and computer communicatio
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.17kb
    • 提供者:华涛
  1. word

    0下载:
  2. Code was successfully implemented within ALtera FPGA with Quartus 6.0. It presents two polish own female names: ULA and ALA whose are scrolling on the 4-columns crystal LED. When you press the switch it will turn from ULA into ALA and continue scroll
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.17kb
    • 提供者:Gooreck
  1. LED_7279

    0下载:
  2. 这是一个led7279 的VHDL语言程序-this is a VHDL progran
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.17kb
    • 提供者:zhao
  1. booth

    0下载:
  2. radix 2 booth multiplier verilog code
  3. 所属分类:VHDL-FPGA-Verilog

  1. decode

    0下载:
  2. The pipeline SPIN VHDL code (decode part)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.17kb
    • 提供者:Mehran
  1. SRAM_WR

    0下载:
  2. 本人自己经过实践检验的SRAM读写器,用Verilog编写的,可以作为FIFO使用。-I own proven SRAM reader, using Verilog prepared, can be used as a FIFO.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.17kb
    • 提供者:孟德
  1. Motor_test

    0下载:
  2. 大象转身需要时间。在张近东的棋局里,零售业的未来并不是纯电商,阿里和京东只代表阶段性的成果。他认为O2O才是未来,提出了“一体两翼”的转型目标,要把苏宁打造成一家互联网零售为主体,线上线下融合发展的巨无霸。为此,苏宁在2014年年初成立了大运营总部,打通了线上和线下的组织壁垒;在物流端,苏宁成立了独立的物流公司,铺设了全新的-NonVolatileConfigurationRegister NonVolatileReg () VolatileEnhancedConfiguration
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.17kb
    • 提供者:my name
  1. SPI_verilog_veeRen

    0下载:
  2. serial peripheral interface using tx and rx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.17kb
    • 提供者:hr
  1. 9.8_DISP256_GUO

    0下载:
  2. 基于Verilog-HDL的硬件电路的实现 9.8 基于256点阵的汉字显示   9.8.1 单个静止汉字显示的设计原理及其仿真实现   9.8.2 单个静止汉字显示的硬件实现   9.8.3 多个静止汉字显示的设计原理及其硬件实现   9.8.4 单个运动汉字显示的设计原理及其硬件实现   9.8.5 多个运动汉字显示的设计原理及其硬件实现 -based on Verilog-HDL hardware Circuit of 9.8 based on t
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.17kb
    • 提供者:宁宁
  1. UART

    0下载:
  2. 用UART实现RS422通信-UART TO RS422
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.17kb
    • 提供者:MARS
  1. mpc

    0下载:
  2. 该程序为设计实现了一个简单的微处理器,使用硬件语言编辑,设计方法简单。-The program is designed to achieve a simple microprocessor hardware language editing, simple design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:1.17kb
    • 提供者:赵莹
  1. teclado

    0下载:
  2. basic matrical key de2-115
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.17kb
    • 提供者:crisalex
« 1 2 ... .05 .06 .07 .08 .09 410.11 .12 .13 .14 .15 ... 4323 »
搜珍网 www.dssz.com