CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .02 .03 .04 .05 .06 407.08 .09 .10 .11 .12 ... 4323 »
  1. TrafficLightControler

    0下载:
  2. 采用状态机方法设计的交通灯控制器,添加了紧急状态,并且具有时间倒计时显示功能,VHDL源代码-a traffic light controller designed by State machine , a state of emergency is added, and a time countdown display, VHDL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.16kb
    • 提供者:
  1. IrDA_tx

    0下载:
  2. 红外发送:用VerilogHDL硬件描述语言设计的红外发送代码,IRDA TX-VerilogHDL IRDA TX RTL source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.16kb
    • 提供者:zengshengjin
  1. cruisecontrol.v

    0下载:
  2. This verilog file describes the design of a simple cruise controller employed in vehicles.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.16kb
    • 提供者:sinha.kaushik20
  1. Divide

    0下载:
  2. This a divider verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.16kb
    • 提供者:Kumar
  1. SHIFTLNE

    0下载:
  2. VHDL下的数字移位器,可作快速2进制乘法用,希望大家喜欢-VHDL under the Digital shifter and can be used for rapid multiplication using two 229 hope you like
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.16kb
    • 提供者:z9z9
  1. nfenpin

    0下载:
  2. N分频器则是一个简单的除N 计数器。分频器对脉冲加减电路的输出脉冲再进行N分频,得到整个环路的输出信号Fout。-N divider is a simple addition to N counter. Addition and subtraction of the pulse divider circuit output pulse frequency N again, the whole loop of the output signal Fout.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.16kb
    • 提供者:hellen
  1. fpga

    0下载:
  2. 本设计是基于FPGA技术,用于产生一定频率宽度的正弦波、方波和矩形波-The design is based on FPGA technology, used to generate a certain frequency width of the sine wave, square wave and rectangular wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.16kb
    • 提供者:杨雪
  1. shuzizhong

    0下载:
  2. 完成数字钟功能:在液晶1602上显示数字钟,实现加,减,定时功能-shuzizhong ,yejing ,1602
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.16kb
    • 提供者:张红星
  1. phaseshift

    0下载:
  2. 移相器,任意角度偏移,包含test,经过测试-Phase shifters, any angle offset, contains test after test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-09
    • 文件大小:1.16kb
    • 提供者:xiangzi
  1. rrc

    0下载:
  2. This code implement rrc filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.16kb
    • 提供者:Thinh
  1. AD420

    0下载:
  2. SPI控制三片AD420程序,三片AD420级联,其输出电流是0-20mA-SPI control three AD420 program, three AD420 cascade, the output current is 0-20mA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.16kb
    • 提供者:fly
  1. InputCell

    0下载:
  2. verilog 实现的 jtag TAP , 转自 opencore.com, 已通过验证
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.16kb
    • 提供者:hegs
« 1 2 ... .02 .03 .04 .05 .06 407.08 .09 .10 .11 .12 ... 4323 »
搜珍网 www.dssz.com