CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .04 .05 .06 .07 .08 409.10 .11 .12 .13 .14 ... 4323 »
  1. m

    0下载:
  2. 为随机序列产生器,可以作为调制信号的信源-As the random sequence generator, can be used as a modulation signal source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:720byte
    • 提供者:王佳兴
  1. QAM

    0下载:
  2. QAM基带调试,星座映射方法,带有m序列作为信源-QAM baseband debugging, constellation mapping method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.05kb
    • 提供者:王佳兴
  1. add1A

    1下载:
  2. 用于实现锁相光子计数技术的累加器,verilog语言-Accumulator achieve specific cases for accumulator lock detection of photon counting technique
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1kb
    • 提供者:丁雪梅
  1. vhdl416yima.doc

    0下载:
  2. 四十六译码器 是用if语句描述的-library IEEE use IEEE.std_logic_1164.all entity encoder4_16 is port ( d: in STD_LOGIC_VECTOR (3downto0) q: out STD_LOGIC_VECTOR (15downto0)) end encoder4_16 architecture encoder_if of encoder4_16 is begin
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-13
    • 文件大小:2.4kb
    • 提供者:小明
  1. DE2_Basic_Computer

    0下载:
  2. DE2 altera board vhdl design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.78kb
    • 提供者:hadjer.az
  1. VHDL_paobiao

    0下载:
  2. 用VHDL语言设计一个跑表,计时范围为59.99秒。-Write a time range using VHDL language to 59.99 seconds in the stopwatch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:110.93kb
    • 提供者:wangcong
  1. Descending-ramp

    0下载:
  2. 递减斜波是一种原理和递增斜波相似的波形,只需将递增斜波的循环加法计数换成1111 1111 1111~0000 0000 0000循环减法计数即可。-Harmonic is a descending ramp and incremental principle similar waveforms, simply incremented counts up the ramp into the cycle of ~ 1111 1111 1111 0000 0000 0000 cycle counti
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:521byte
    • 提供者:zyz
  1. BERT.ZIP

    0下载:
  2. BER test for asynchronous interface, e.g.RS485, RS232. selectable 2^11 or 2^15.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:15.62kb
    • 提供者:Alex Rij
  1. Stepper-motor-speed

    0下载:
  2. 步进电机控制模块主要包括步进电机调速控制,该模块实现步进电机可由外置拨码开关来控制电机转速。-Stepper motor control module comprises a stepper motor speed control, the stepper motor module by external DIP switches to control the motor spe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:529byte
    • 提供者:zyz
  1. Stepper-motor

    0下载:
  2. 步进电机驱动模块设计,使用硬件描述语言设计。-Stepper motor driver module design, using a hardware descr iption language design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:622byte
    • 提供者:zyz
  1. rom

    0下载:
  2. 生成rom的代码-The code generated rom.。。。。。。。。。。。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:716byte
    • 提供者:zyz
  1. VHDL-Programming-Examples

    0下载:
  2. 分频器、译码器、编码器、计数器、状态机等基本的硬件描述语言代码-The basic hardware divider, decoders, encoders, counters, state machine descr iption language code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.03mb
    • 提供者:zyz
« 1 2 ... .04 .05 .06 .07 .08 409.10 .11 .12 .13 .14 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭