CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .96 .97 .98 .99 .00 401.02 .03 .04 .05 .06 ... 4323 »
  1. clock

    0下载:
  2. 该代码用verilog语言编写,实现24小时时钟计时,时、分、秒,输入为1HZ时钟-The code using verilog language to achieve a 24-hour clock time, hours, minutes, seconds, the clock input 1HZ
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.15kb
    • 提供者:杜海彬
  1. comparator

    0下载:
  2. comparator it comparea two input and give its output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.15kb
    • 提供者:swapnil
  1. i2c-(2)

    0下载:
  2. de2 board using fpga plat form verilog code for i2c concept
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.15kb
    • 提供者:venkat
  1. CLOCK

    0下载:
  2. 用VHDL语言实现时钟功能,可进行分和秒设置-Clock function using VHDL, can be set up in minutes and seconds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.15kb
    • 提供者:lin
  1. 13898381gngauss

    0下载:
  2. 芯片资料和芯片源程序,方便快捷下的速度,要下的速度了
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.15kb
    • 提供者:粟然
  1. trelisstd

    0下载:
  2. vhdl coding for testing viterbi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.15kb
    • 提供者:Nizamuddin
  1. led_0_7

    0下载:
  2. 八位数码管动态显示0-7,Quartus II VHDL设计语言-Eight digital tube dynamic display 0-7, Quartus II VHDL design language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.15kb
    • 提供者:Any
  1. hdb3

    0下载:
  2. HDB3码的VHDL实现 共三个模块:插入V、插入B以及单双极性变换
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.15kb
    • 提供者:Xingzhi
  1. KEYBOARD

    0下载:
  2. 键盘扫描程序,该程序可以对4*4的键盘进行扫描-Keyboard scanning process, which can be 4* 4 keyboard scan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.15kb
    • 提供者:舒文杰
  1. VHDLjianpan

    0下载:
  2. 基于FPGA的四乘四键盘扫描程序,经过测试验证,很好使。-FPGA-based scanner 4 x 4 keyboard, after testing and certification, so good.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.15kb
    • 提供者:王伟
  1. crc_snd

    0下载:
  2. 串行数据的CRC校验,输出16位CRC校验码,通过仿真-CRC check serial data output 16-bit CRC check code, the simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.15kb
    • 提供者:吴洋
  1. HPI_GPIF

    0下载:
  2. USB FX2LP_TO TI5402 HPI_GPIF MODE BOOT V1.0FPGA代码-USB FX2LP_TO TI5402 HPI_GPIF MODE BOOT V1.0FPGA code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.15kb
    • 提供者:闫冰冰
« 1 2 ... .96 .97 .98 .99 .00 401.02 .03 .04 .05 .06 ... 4323 »
搜珍网 www.dssz.com