CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .97 .98 .99 .00 .01 402.03 .04 .05 .06 .07 ... 4323 »
  1. RS-decoder

    0下载:
  2. RS 解码器主要包括以下5 个主要部分:伴随式计算、计算错误位置和错误值多项式、 钱搜索计算错误位置、福尼算法计算错误值和纠正解码输出。-RS decoder includes the following five main parts: With style, calculated error location and error value polynomial, Calculated error location search of money
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:508.88kb
    • 提供者:lee
  1. fpgaad7865

    0下载:
  2. 用FPGA控制AD7865的控制逻辑,状态机-AD7865 control logic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.33kb
    • 提供者:刘德龙
  1. EP2C8Q_Nios_TFT_LCD

    0下载:
  2. EP2C8Q,利用nios驱动2.4寸TFT屏-EP2C8Q,use nios to let 2.4_tft screen work normal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:13.82mb
    • 提供者:zhuwenqing
  1. I2C

    0下载:
  2. I2C 接口的verilog实现源代码,-source of I2C inteference using verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:7.25kb
    • 提供者:qjm
  1. VHDL_AES_ZigBee

    0下载:
  2. 用VHDL实现的ZigBee模块控制算法以及AES加密算法,用于Xilinx的FPGA!-With the realization of VHDL ZigBee module control algorithm and AES encryption algorithms for Xilinx FPGA!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:203.7kb
    • 提供者:风之子
  1. led

    0下载:
  2. FPGA基本入门教程-LED灯实验,适合新手入门-Basic Tutorial FPGA-LED light experiment for Getting Started
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.1mb
    • 提供者:zhangmingfu
  1. NAND_Controller_and_ECC_VHDL

    0下载:
  2. NAND_Controller_and_ECC_VHDL,做nandFlash控制器的朋友可以参考-NAND_Controller_and_ECC_VHDL, do nandFlash controller can refer to a friend
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:22.46kb
    • 提供者:
  1. weifen-program

    0下载:
  2. 基于FPGA微分程序代码及其电路驱动程序-Based on FPGA differential program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2.61kb
    • 提供者:王潇
  1. DE2_115_Audio

    0下载:
  2. NIOS2 实现音频代码,录音,听到声音-NIOS2 Audio
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.83mb
    • 提供者:郭祥
  1. latch

    0下载:
  2. 关于闩锁效应的产生机理、触发条件、防止措施以及器件的闩锁测试的一个资料文件-This is a generation of latch-up mechanism , trigger conditions , measures and devices to prevent latch- test data file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:190.92kb
    • 提供者:袁桂毅
  1. sin_cos_rom

    0下载:
  2. 9bit、512个数据点(1/4周期)的正弦余弦ROM查值表-9bit, 512 data points (1/4 cycle) check the value of the sine and cosine table ROM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:3.32kb
    • 提供者:袁桂毅
  1. inverter422

    0下载:
  2. 延时小,功耗小的反相器链设计。HSPICE 仿真网单,。25um工艺-less delay ,low power consumption.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:632byte
    • 提供者:Liu Dang
« 1 2 ... .97 .98 .99 .00 .01 402.03 .04 .05 .06 .07 ... 4323 »
搜珍网 www.dssz.com