CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .89 .90 .91 .92 .93 2794.95 .96 .97 .98 .99 ... 4323 »
  1. code

    0下载:
  2. vhdl code for addition
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:33.4kb
    • 提供者:div
  1. COLOR

    0下载:
  2. VGA彩条 竖彩条 横彩条 产生棋盘格 行同步 场同步 场同步-VGA color of the vertical color of the horizontal color bar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1014byte
    • 提供者:蒙板
  1. led

    0下载:
  2. 用VHDL语言写的实现led灯的跑马灯现象-VHDL implementation of the language used to write the phenomenon led lights Marquee
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:72.42kb
    • 提供者:王力维
  1. add32

    0下载:
  2. 32 位 加法器 设计-32bits Adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:23.65kb
    • 提供者:arthur
  1. VHDLdeep

    0下载:
  2. 详细的讲述了VHDL的精髓,使您更加深入的了解到VHDL的应用-VHDL的详细介绍和深入了解
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-21
    • 文件大小:36.49mb
    • 提供者:商商
  1. 10.1.1.58.8639

    0下载:
  2. describe a hardware-oriented design of a complex division algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:136.66kb
    • 提供者:akizuki
  1. Verilog_HDL-SamirPalnitkar

    0下载:
  2. This book is for verilog HDL by Samir Palnitkar.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:10.05mb
    • 提供者:shilpy
  1. 4945579081DCT_2D

    0下载:
  2. dct-20 verilog vhdl de2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-06-14
    • 文件大小:3kb
    • 提供者:王祖豪
  1. Pulukuriproject

    0下载:
  2. project report on vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:16.56kb
    • 提供者:nitro
  1. ps2_rx

    0下载:
  2. 在VHDL里实现的ps2 键盘接口的接收端功能-Implemented in VHDL in the ps2 keyboard interface of the receiver functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.14kb
    • 提供者:Hong Chen
  1. my_func_pkg

    0下载:
  2. multiply vhdl package code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:755byte
    • 提供者:supa
  1. digi_clock

    0下载:
  2. 电子钟的设计,(1) 计时功能:这是本计时器设计的基本功能,可进行时、分、秒计时,并显示。 (2) 闹钟功能:如果当前时间与设置的闹钟时间相同,则扬声器发出一段音乐,并维持一分钟。 (3) 调时调分调闹钟功能:当需要校时或者要重新设置闹钟的时间时,可通过实验箱上的按键控制。 -The design of electronic clock, (1) timer function: This is the basic design of the timer function, can b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:81.87kb
    • 提供者:lijianbiao
« 1 2 ... .89 .90 .91 .92 .93 2794.95 .96 .97 .98 .99 ... 4323 »
搜珍网 www.dssz.com