CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .28 .29 .30 .31 .32 2833.34 .35 .36 .37 .38 ... 4323 »
  1. 64B_adder

    0下载:
  2. Verilog HDL 64位并行加法器,并且还含有测试文件,可供测试-Verilog HDL 64-bit parallel adder, and also contains a test file, ready for testing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:810byte
    • 提供者:xxz
  1. processor

    0下载:
  2. processor design in vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:2.06kb
    • 提供者:vinoth
  1. pcb-current

    0下载:
  2. pcb电流载流量计算,走电流设计需要用到-pcb current carrying capacity calculation, take the current design need to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:5.47kb
    • 提供者:王强
  1. project

    0下载:
  2. This can use to control the project control are able to contyrol
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.16mb
    • 提供者:karthi
  1. NA_HW01_SN2005730151

    0下载:
  2. Numerical Method least largeset number of computer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:85.42kb
    • 提供者:Ryu
  1. testbench

    0下载:
  2. 视频转换测试程序,实现在芯片上进行视频加载-Video conversion test program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:2.59kb
    • 提供者:zgqgnxxj1986
  1. sdram_initializer

    0下载:
  2. sdram模块控制功能,读取nop的sdram的机器- This module takes care of write, read and NOP state machine of SDRAM controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:910byte
    • 提供者:zhangqiang
  1. VHDL10455361

    0下载:
  2. 一本很好的vhdl入门书籍《vhdl入门与应用》-A good introductory books vhdl " vhdl Introduction and Application"
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.38mb
    • 提供者:郭冰洁
  1. UART2

    0下载:
  2. 串口UART描述,一经通过仿真并硬件实现。-Serial UART descr iption, once the simulation and hardware implementation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.78kb
    • 提供者:林后斌
  1. FFT

    0下载:
  2. FFT 高速傅立叶变换的VHDL源代码 可以综合。-FFT fast Fourier transform of the VHDL source code can be integrated.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:30.57kb
    • 提供者:林后斌
  1. frediv

    0下载:
  2. 1:1占空比的分频器的VHDL实现,包括奇数和偶数分频。-1:1 duty cycle of the divider of the VHDL implementation, including the odd and even frequency.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:876byte
    • 提供者:林后斌
  1. OR

    0下载:
  2. VHDL code for OR gate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:9.17kb
    • 提供者:vasu
« 1 2 ... .28 .29 .30 .31 .32 2833.34 .35 .36 .37 .38 ... 4323 »
搜珍网 www.dssz.com