资源列表
YMQ
- 7段译码器、实现数码管从0到F的显示的VHDL程序-7 segment decoder
D
- 利用时钟信号实现同步D触发器的功能的vhdl代码-Using D flip-flop clock signal to synchronize the function of vhdl code
Altera-Cyclone1
- Protel99库_ALTERA Cyclone1-Library _ALTERA Cyclone1 Protel99
CLOCK
- 对78M时钟通过倍频和分频分别实现2.048MHz与8KHz FP信号，同时可以对时钟信号进行精确计数。-On the 78M clock multiplication and division, respectively, through the realization of 2.048MHz with 8KHz FP signal, clock signal can be accurately counted.
NiosII_LED
- 利用Altera公司提供的SOPC技术在EP2C8系列FPGA上构建硬件结构，不通过C语言进行寄存器操作，为基于FPGA的嵌入式开发提供一种新的IO口操作范例——寄存器操作。-Provided by Altera SOPC technology built in EP2C8 series FPGA hardware architecture, the register does not operate through the C language, FPGA-based embedded dev
FPGA
- 主要介绍VHDL下，电子时钟、LCD、LED、电子琴，电梯等开发程序。-Introduces the VHDL, the electronic clock, LCD, LED, keyboard, elevator and other development programs.
XtreamWay-update
- 本次只需要升级交换板SF2300上的软件版本，升级完成并重启后SF2300会自动加载更新后的应用承载板AC2240软件 在SF2300的应用维护模式appadmin下更新xway_om.zip， 在SF2300的管理维护模式OMadmin下更新xway_node.zip， xw_rpc.tar.gz是用于x86刀片服务器对FPGA卡进行RPC调用的软件包 软件更新方法、XtreamWay交换协议、FPGA远程调用方法等可参考附件中的说明文档 -
System_Generator_Pro
- 采用SystemGenerator实现信号发生器-achieve signal source with SystemGenerator
DE1_NIOS
- 用DE1试验箱实现的VGA调试程序，效果不错，分享下！-Chamber to achieve the VGA with DE1 debugger, well, sharing the next!
vhdl_for_16
- vhdl code for 16-bit ALU
alu[1].eg1
- A 32-Bit ALU Design Example