CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .31 .32 .33 .34 .35 2836.37 .38 .39 .40 .41 ... 4323 »
  1. bin2bcd

    0下载:
  2. 用来将二进制的信号转化成BCD码形式的信号,用来在数码管上显示相应的数字。-To the binary signal into BCD code in the form of signals, used in the digital display the corresponding number.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:246.58kb
    • 提供者:da
  1. generator

    0下载:
  2. 信号发生器,用来产生输入的所要求的相应的信号并输出该信号。-Signal generator, used to generate the required input and output signals corresponding to the signal.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:351.91kb
    • 提供者:da
  1. KTMTNC

    0下载:
  2. 5 lab organization computer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.02mb
    • 提供者:le
  1. SOPC_SOURCE_PROGRAM

    0下载:
  2. fpga各种源程序,C的形式。包含:lcd,led,ps2,jtag等等。-fpga variety of source, C form. Include: lcd, led, ps2, jtag and so on.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:182.55kb
    • 提供者:likun
  1. Altera-CycloneII

    0下载:
  2. Protel99库_ALTERA Cyclone-Library _ALTERA CycloneII Protel99
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:108.1kb
    • 提供者:lyy
  1. uart_R_S

    0下载:
  2. 用CPLD实现串口UART的收发功能,主要是时序的实现。晶振20MHz.-UART Serial Port with a CPLD to send and receive functions, mainly the timing of implementation. The device s Crystal is 20MHz.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:408.41kb
    • 提供者:WangZhi
  1. cpu86

    0下载:
  2. CPU86 - Free VHDL CPU8088 IP core Copyright (C) 2005-2010 HT-LAB Quick run: 1) Open a DOSBox/Cygwin shell 2) Navigate to the web_cpu88/Modelsim directory. 3) Execute run.bat See website for more details. The CPU86 cor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:548.8kb
    • 提供者:Dhaval
  1. Oreilly.Programming.Google.App.Engine.Nov.2009.ra

    0下载:
  2. E-book: Oreilly.Programming.Google.App.Engine.Nov.2009
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.01mb
    • 提供者:hank8617
  1. sampath

    0下载:
  2. all gates with testbenches
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:679.69kb
    • 提供者:vilas
  1. trafficlight

    0下载:
  2. 基于VHDL的交通灯控制设计,功能: 1 主干道绿灯亮时,支干道红灯亮;支干道绿灯亮时,主干道红灯亮。二者交替允许通行,主干道每次放行35s,支干道每次放行25s。每次由绿灯变为红灯的过程中,通过点亮黄灯作为过渡,黄灯的时间为5s。 2 能实现正常的倒计时显示功能,即通过7段数码管对交通灯剩余时间进行倒计时显示。 3 能实现总体清零功能,计数器由初始状态开始计数,对应状态的显示灯点亮。 4 能实现特殊状态的功能显示,进入特殊状态时,主干道和支干道即东西、南北路口均显示红灯状态。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.16kb
    • 提供者:李名山
  1. newproject

    0下载:
  2. 用来产生循环计数的程序,同时在8位发光二极管上显示相应的计数值。-The procedures used to generate cycle count, while the eight light-emitting diode display the corresponding count.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:379.75kb
    • 提供者:da
  1. VHDL

    0下载:
  2. vhdl实用教程完整版,适合VHDL初学者-vhdl practical course the full version, suitable for beginners VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.76mb
    • 提供者:笑笑
« 1 2 ... .31 .32 .33 .34 .35 2836.37 .38 .39 .40 .41 ... 4323 »
搜珍网 www.dssz.com