CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .88 .89 .90 .91 .92 3193.94 .95 .96 .97 .98 ... 4323 »
  1. ad

    0下载:
  2. AD0820的驱动非常使用的 竞赛时自己写的-AD0820 driver is used when the race to write their own
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:144.63kb
    • 提供者:觉得
  1. sdram_control

    0下载:
  2. 基于FPGA对sdram控制器的设计(VERILOG语言)-sdram fpag verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.65mb
    • 提供者:李桥
  1. DE2_PC

    0下载:
  2. DE2板与pc机通信过程,传输图片文件。-communication between DE2 and PC。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.09mb
    • 提供者:张万里
  1. mCordic

    0下载:
  2. 自己编写的cordic算法,用于坐标旋转,采用了流水线结构编写,值得看。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3.21kb
    • 提供者:吴明钦
  1. tta

    0下载:
  2. 基于移动触发结构设计的可配置专用处理器的实现。-Trigger structural design based on mobile-specific processor can be configured to achieve.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:252.17kb
    • 提供者:周发旺
  1. fpgawork

    0下载:
  2. fpga 资料 学习 ppt adc dac led-fpga learning ppt adc dac led
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:162.52kb
    • 提供者:李龙
  1. juanji

    0下载:
  2. 采用vhdl语言编写的卷积编码(2.1.7),通过调试可直接下载使用-Convolution using vhdl language code (2.1.7) can be directly downloaded through the use of debugging
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:2.15kb
    • 提供者:wangminmin
  1. dianziqin

    0下载:
  2. 用VERILOG编写的 电子琴程序 顶层使用图形模块化连接 思路清晰。-Procedures for the preparation of the flower with the VERILOG top of a graphical modular connection clear thinking.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:425.9kb
    • 提供者:江舟
  1. vhdl100examples

    0下载:
  2. VHDL编程100例,由简入繁,十分有利于初学者入门,100例题覆盖范围广。-VHDL Programming 100 cases, from simple to complex, very favorable to beginners started, 100 examples covering a wide range.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-10
    • 文件大小:16.26mb
    • 提供者:liukehu
  1. dds_t

    0下载:
  2. 基于FPGA实现任意频率的DDS信号发生器-any frequence of DDS signal generate using FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.1mb
    • 提供者:常娟成
  1. s

    0下载:
  2. 时序程序-Timing procedure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:11.42kb
    • 提供者:jiang
  1. RS_255_223_ENCODER

    0下载:
  2. 实现RS(255,223)编码,采用Verilog编程-Implementation RS (255,223) coding, using Verilog Programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:103.19kb
    • 提供者:inves
« 1 2 ... .88 .89 .90 .91 .92 3193.94 .95 .96 .97 .98 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭