CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .71 .72 .73 .74 .75 3276.77 .78 .79 .80 .81 ... 4323 »
  1. JohnsonCounter

    0下载:
  2. 约翰逊计数器-Johnson Counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:196.65kb
    • 提供者:zlongw
  1. RS_FPGA_papers

    0下载:
  2. 两篇RS编码fpga仿真的硕士论文,看完会对RS编码及其硬件实现步骤有清晰的理解。-2 RS codes fpga simulation master' s thesis, after reading the RS coding and hardware implementation will have a clear understanding of the steps.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.99mb
    • 提供者:yan
  1. RS_IPcore

    0下载:
  2. 一篇介绍变参数rs编码器ip核设计的文章。-Introduce a variable parameter rs encoder ip core design articles.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:197.11kb
    • 提供者:yan
  1. test_state

    0下载:
  2. VHDL code for UART transmission & reception.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:956byte
    • 提供者:abhishek
  1. VHDL_Golden_reference_EN

    0下载:
  2. 一本VHDL的知道入门书籍,英文的,比较实用!-To know a VHDL entry books, in English, and more practical!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:177.98kb
    • 提供者:DYP
  1. alu

    0下载:
  2. This arithmetic logic unit accepts 8-bit inputs, but it can easily be modded to higher bits. It supports the addition, subtraction, set if less than, AND, and OR operations. The operation to perform is determined by the 3-bit address bus.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.07kb
    • 提供者:ascheme
  1. ALTERA_JTAG

    0下载:
  2. Altera 的下载线官方资料,可以制作JTAG和AS模式的下载线-Altera download cable official information, you can create JTAG and AS modes download cable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:214.85kb
    • 提供者:
  1. fpga

    0下载:
  2. 学习FPGA很有价值的27个例子,以VHDL为例子,也可以用verilog-27examples of fpga for the leaner
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.22mb
    • 提供者:方主
  1. CPLD

    0下载:
  2. 基于CPLD 的交通灯设计
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:831.48kb
    • 提供者:heh
  1. frequency

    0下载:
  2. 在CPLD和FPGA上采用VHDL语言进行分频器设计,供设计者参考-digital frequency divider design with VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:314.58kb
    • 提供者:zhangct
  1. Async-fifo

    0下载:
  2. Asynchronous Fifo tested and aproved.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.85kb
    • 提供者:Ruan
  1. VHDLexamples

    0下载:
  2. VHDL的27个设计实例 很实用的例子。对初学者有很大帮助-VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.22mb
    • 提供者:kdong
« 1 2 ... .71 .72 .73 .74 .75 3276.77 .78 .79 .80 .81 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭