资源列表
SEED101_VideoReverse
- 基于DM642的图像取反例程，能准实时实现-DM642-based image inversion routines, to quasi-real-time implementation
zuojiayoujian
- 四位数码管左边两位自动增加，右边两位自动减少-Four digital tube left two increases, the right two automatically reduces
clock1
- VHDL语言实现多功能数字钟设计：(1) 计时功能：这是本计时器设计的基本功能，每隔一分钟计时一次，并在显示屏上显示当前时间。 (2) 闹钟功能：如果当前时间与设置的闹钟时间相同，则扬声器发出蜂鸣声。 (3) 设置新的计时器时间：用户用数字键‘0’～‘9’输入新的时间，然后按 "TIME"键确认。 (4) 设置新的闹钟时间：用户用数字键“0”～“9”输入新的时间，然后按“ALARM”键确认。过程与(3)类似。 (5) 显示所设置的闹钟时间：在正常计时显示状态下，用户直接
jishiqi
- 利用数字电路知识，进行二十四小时计时，并有闹钟与蜂鸣器功能-Knowledge of the use of digital circuits, the 24 hours time, and there is an alarm clock function and buzzer
naozhong
- 万年历并且带闹钟功能，时间可调,闹钟可调，还有响铃-failed to translate
div_7
- 七分频，实现输入时钟信号的七分频，可更改分频倍数-Seven points frequency
ep1c12_31_lcd
- 基于fpga液晶显示屏LCD显示接口课程设计-lcd vga
RS232-bus-protocol
- 有fpga VHDL原程序 锁脚文件 及下载文件 ，及uart通信协议-Fpga the VHDL program locks the foot of the original files and download files, and uart communication protocol
zyy3
- 实现分频，m序列的产生和汉明码的编译功能，程序较为完整，适合学习。-Divide m sequence generation and Hamming code compilation, the program is more complete, suitable for learning.
基于VHDL的电子钟
- 基于VHDL的电子钟 实现一个简单的电子钟，可显示其时间时分秒和年月日，通过按键交替显示
alu
- 简单的实现Alu的设计和实现，包含了多种简单电路的设计和实现-Simple design and implementation to achieve Alu includes a variety of simple circuit design and implementation
watch
- 使用vhdl设计数码管显示的秒表； 能够准确的计时并显示； 开机显示00.00.00； 用户可以随时清零、暂停、计时；最大记时59分钟，最小精确到0.01秒。-Vhdl design digital display stopwatch accurate timing and display boot display 00.00.00 Users can be cleared at any time, suspend, timing 59 minutes maximum chronogra