CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .44 .45 .46 .47 .48 2649.50 .51 .52 .53 .54 ... 4323 »
  1. ex4_firC

    0下载:
  2. FIR滤波器,实现各种数据波形的滤波,去除噪声,为低通滤波器。-FIR filter, the filter waveform to achieve a variety of data to remove noise, low-pass filter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:53.1kb
    • 提供者:chengqingsong
  1. shuzizhong

    0下载:
  2. 数字钟,数码管显示星期时间,4键为复位,1键加2键为加时间,1加3为减时间-Digital clock, digital display weeks, 4 button to reset a key plus 2 keys for added time, plus 3 to minus 1 time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:53.09kb
    • 提供者:li
  1. VerilogEP2C8Q208PLL_12MHz

    0下载:
  2. Verilog HDL语言编写EP2C8Q208芯片PLL分频的简单程序 PLL_12MHz-Verilog HDL language EP2C8Q208 chip PLL frequency of the simple program PLL_12MHz
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:53.07kb
    • 提供者:malikun
  1. smg_interface

    0下载:
  2. FIFO高速数据采集处理,串口发送接收封装,独立于上一模块,-FIFO high-speed data acquisition and processing, sending and receiving serial package, independent of the previous module,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:53.07kb
    • 提供者:shippom
  1. rar

    0下载:
  2. 51单片机实现的时钟,有调时和秒表功能,用vhdl语言实现-51 MCU clock, and stopwatch function when it has been argued, with vhdl language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:53.06kb
    • 提供者:王雨辰
  1. pinlvji

    0下载:
  2. 数字频率计的Verilog HDL语言实现,已经通过仿真-Digital frequency meter Verilog HDL language implementation has been through simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:53.03kb
    • 提供者:吴吗
  1. SIN_WAVE_DAC0832

    0下载:
  2. 输出正弦波 用rom da832绝对可用-Absolute sine wave output available with rom da832
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:53.02kb
    • 提供者:李岩
  1. adc_based-ELV5620

    0下载:
  2. 基于TLV5620芯片在FPGA上实现对AD芯片的控制,以及实时输出数据-ADC based on FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:53.01kb
    • 提供者:赵龙贺
  1. shanshuoliushui

    0下载:
  2. verilog实现闪烁灯和流水灯dechengxu-verilog liushuideng shanshuodeng chengxu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:53.01kb
    • 提供者:李进
  1. Altare_VHDL

    0下载:
  2. Altare公司训练新人的练习题下载 希望能够对学习VHDL的朋友有所帮助
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-18
    • 文件大小:52.99kb
    • 提供者:刘英超
  1. digital_clock

    0下载:
  2. 实现嵌入式系统的秒表计时,时间显示和闹钟功能-Implementation of embedded systems stopwatch timer, time display and alarm clock function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:52.98kb
    • 提供者:土山
  1. vhdl-examples

    0下载:
  2. vhdl实例,包括vhdl的基本语法,还有众多触发器、状态机和一个小游戏的实现,是学习vhdl的绝好资料!-vhdl examples, including basic grammar vhdl, there are many triggers, the state machine and a small game to achieve, is to learn vhdl excellent information!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:52.97kb
    • 提供者:whw
« 1 2 ... .44 .45 .46 .47 .48 2649.50 .51 .52 .53 .54 ... 4323 »
搜珍网 www.dssz.com