资源列表
PRACTICA-2
- MOTOR A PASOS CON PLD EN VHDL
plj
- 数字频率计 在1秒内对被测信号进行计数，并将数据送至控制器，控制器根据数据自动选档，量程分为0--10KHz 、10KHz --100KHz 、100KHz --1MHz 三档。 数据采用记忆显示方式，即计数过程中不显示数据，待计数过程结束以后，显示计数结果，并将此显示结果保持到下一次计数结束。-Digital frequency meter in 1 second count of the measured signals and data sent to the controller
sdram_vhd_134
- Xilinx Sdram控制器VHDL源代码-Sound code of Xilinx Sdram Controller based on VHDL
RC6-block-cipher-using-VHDL
- VHDL implementation of RC6 encryption algorithm Test file represent applying all zero input and all zero key note that result is correct but bytes positions are swapped
Experiment
- 可编程逻辑器件VHDL实现的3线-8线译码器-VHDL 3-8 priority encoder decoder
URATVHDLDocument
- 用VHDL描述uart后整理的文档，很全面，代码注释很详细
VGA
- quartus ii verilog hdl 实现VGA时序及显示的工程和源程序 -quartus ii verilog hdl vga timing project and source code
PWM
- 在一般MCU都没有自带PWM模块，必须通过定时器产生。虽然能够实现这个PWM，但是需要以浪费宝贵的定时器为前提。本例采用ＳＴＣ12C些列单片机的两路PWM模块产生两路PWM，占空比从0 --99 -In general, do not bring their own low-end MCU PWM module, must be the timer. Although able to achieve this PWM, but need to waste valuable timer as a
Mimasuo
- 设计要求(黑体小四，1.5倍行距，段前0.5行) 1）密码预先在内部设置，可以设置任意位密码，这里采用6位十进制数字作为密码； 2）密码输入正确后，密码器将启动开启装置。这里密码器只接受前6位密码输入，并以按键音提示，多余位数的密码输入将不起作用； 3）允许密码输入错误的最大次数为三次, 密码错误次数超过三次则进入死锁状态, 并发出警报 4）报警后，内部人员可以通过按键SETUP使密码器回到初始等待状态； 5）密码器具有外接键盘，可以用来输入密码和操作指令； -Desi
LED
- FPGA驱动LED灯循环，代码简单，适合初学者，内有Modsim文件可直接进行仿真-FPGA-driven LED lights cycle, the code is simple, suitable for beginners, there Modsim files can be directly simulated
bcd-decoder
- 用Verilog实现的BCD译码器. 经Quartus||波形仿真无误 经硬件验证无误-BCD decoder Realized by Verilog
_5_key_led_without_debounce
- verilog实例5 key_led_without_debounce 使用KEY控制LED亮灭，无按键消抖 （1）源文件 key_led.v （2）管脚分配 pins list.txt -5 key_led_without_debounce 使用KEY控制LED亮灭，无按键消抖 （1）源文件 key_led.v （2）管脚分配 pins list.txt