资源列表
park
- 该程序是用VHDL制作的停车场停车位显示系统的源码-The program is produced with VHDL display system of parking spaces with source code
Nexys3_EDK_GPIO_UART
- xilinx nexys3 EDK入门范例，适合初学者-xilinx nexys3 EDK
Speaker
- 基于CPLD的发音电路，由蜂鸣器产生发音-CPLD-based pronunciation circuit generated by the buzzer sounds
music
- 自己做的音乐播放器 VHDL的 慢慢听 梁山伯与祝英台-Make their own music player to listen to VHDL' s slowly Butterfly Lovers
lock
- 1、列出真值表，画出卡诺图，写出逻辑表达式。 2、只有按下AB、BD、AD时，锁才打开，其余的都不能开锁。 3、还必须有一个报警系统，有警为1，无警为0。 4、最后用Protues进行仿真。 -1 lists the truth table, draw the Karnaugh map, write a logical expression. 2, only press the AB, BD, AD, lock open, and the rest can not unlock.
基于VHDL 的数字时钟
- 用VHDL实现时钟的显示，包括七段数码管和lcd1602字符液晶，可以显示十分秒，年月日
add_ded_module
- 使用Verilog语言编写的4位加减法器，经验证能在FPGA开发板上实现。-Verilog4 bit adder-subtractor.
xinjiaotong
- 自己编写的，使用Verilog语言辨析的在FPGA上实现的交通灯的红绿黄灯，用状态机实现，共有六种状态，红-绿、红-黄、左转弯、绿-红、黄-红、左转弯，每种状态配以数码管显示区分。-I have written, use the Verilog language Discrimination implemented in the FPGA, red, green and yellow traffic lights, a total of six states, red- green, red-
vlsi_MP3
- VLSI Design Laboratory A simple MP3 player design using VHDL
I2C
- FPGA I2C verilog代码，代码有注释。-FPGA I2C slave verilog code,with code remark.
elec_clock_if
- VHDL 最简单数字电子时钟程序（一个process），无时间设置，闹钟等功能。-VHDL simple digital electronic clock program (ONLY a process). NO the time setting, alarm clock function.
T2_USB_IN
- 我买的红色飓风FPGA,EP1C6开发板的配套USBA实验例程 use输入模块的程序