资源列表
DSP_DesignFlow_User_Guide
- DSP Builder开发全部流程介绍,从事FPGA开发与设计的人员使用-DSP Builder development of all the processes introduced in FPGA development and design staff to use
pingzongtest
- 频率综合器的FPGA的设计和源代码以及测试-Frequency synthesizer FPGA design and source code
memoryuse
- Verilog HDL语言在FPGA实现中的存储器的使用详细说明-Verilog HDL language in the FPGA memory of the use of detailed
dds5.0
- DDS电源设计，使用时须将SIN_ROM.VHD中的LPM_FILE修改为个人MIF文件的路径，本套程序中包含多个MIF文件，注意选用合适的文件。-DDS power supply design, use of LPM_FILE SIN_ROM.VHD shall modify the path for personal MIF file, this set of procedures in multiple MIF files, pay attention to choose the appr
pipeline-RiSC
- Pipelined RiSC with testbench
basys3_basic_demo
- Basys 3 开发板的自带程序，包括LED 数码管 按键 鼠标等各项功能的演示。-Basys 3 development board comes with the program, including the LED digital control buttons and other functions of the mouse.
transled
- verilog实现交通灯控制系统，红黄绿灯转换及倒计时。-verilog to achieve traffic light control system, red, yellow, green conversion and countdown.
commutionbetweenFPGAand8951F
- 单片机与ＦＰＧＡ的通信 功能 :单片机控制写FPGA一字节数据 单片机控制写FPGA一字节数据时钟 (注意读写数据端口可复用,也可分用) 单片机控制发送数据端口 -MCU and FPGA communication functions: SCM control FPGA to write a byte of data SCM control FPGA to write a byte of data clock (Note that the read and write
IP_SPI
- spi总线的vhdl代码，试了试可以用。希望能对开发者有所帮助。-spi bus vhdl code Shileshi can use. The hope is to help developers.
V0p10
- 完整的基于verilog HDL语言UART代码~-Complete based verilog HDL language UART code to
DF2C8_02_Key_SW_LED
- 1：按下复位按键，四个 LED 熄灭 2：如果拨码开关全部为 OFF 状态（输入 1111） ，四个 LED 从左到右依次点亮（跑马灯 效果） ，周而复始； 3：如果拨码开关不全为 OFF 状态（输入 0000~1110） ，四个 LED从左到右依次点亮（跑 马灯效果） ，周而复始； 4：如果按下四个轻触按键中的任意一个，LED 将全部点亮，放开按键后 LED 将恢复到 左移或右移操作，但移位操作的计
sumador1
- full adder in vhdl of 4 bits