CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .55 .56 .57 .58 .59 2660.61 .62 .63 .64 .65 ... 4323 »
  1. Hx711

    3下载:
  2. hx711的数据读取程序,已测试完成,能正常使用-hx711 data reading program, has been testing is complete, the normal use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-07
    • 文件大小:343kb
    • 提供者:胡兴亮
  1. 1

    0下载:
  2. DNA Cryptography and Trellis Algorithm
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:343kb
    • 提供者:THINKFOTECH
  1. AGC

    0下载:
  2. The AGC is a smart programmable gain amplifier (PGA). The amplifier gain is adjusted based upon the input signal level so that the output is at a specified Target Gain. The AGC can be configured to be either a mono or stereo input / output componen
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:343kb
    • 提供者:Eagle007
  1. chuanbing

    0下载:
  2. 此程序利用vhdl硬件描述语言在quartus平台上成功编译实现了串并转换功能。(This program successfully compiled and implemented serial and parallel conversion functions on the quartus platform by using VHDL hardware descr iption language.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:343kb
    • 提供者:魅才林亚奇
  1. DDS.rar

    1下载:
  2. 自己在Quartus下用VHDL编写的一个DDS程序。包括寄存器,累加器,波形存储器,In Quartus using VHDL procedures for the preparation of a DDS. Including the register, accumulator, waveform memory
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:343.11kb
    • 提供者:ice
  1. pll20

    0下载:
  2. 能实现利用开发板上的锁相环实现倍频,程序思路清晰明了,易学习。-Use and development board to achieve phase-locked loop to achieve frequency, clarity of program ideas, easy to learn.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:343.15kb
    • 提供者:徐凯
  1. huaweitongbudianlusheji

    0下载:
  2. 华为同步电路设计规范,里面有很多经验的东西,值得学习一下-Huawei synchronous circuit design, there are a lot of experience of things, it is worth learning about
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:343.17kb
    • 提供者:吕飞
  1. FIFO

    0下载:
  2. FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,他与普通存 储器的区别是没有外部读写地址线,这样使用起来非常简单,但缺点就是只能顺序写 入数据,顺序的读出数据,其数据地址由内部读写指针自动加1完成,不能像普通存 储器那样可以由地址线决定读取或写入某个指定的地址-FIFO is the abbreviation of the English First In First Out, a FIFO data buffer, the differen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:343.19kb
    • 提供者:李海军
  1. SubspGA

    0下载:
  2. 子空间分解在FPGA上的高效实现Subspace decomposition in the efficient implementation on FPGA-Subspace decomposition in the efficient implementation on FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:343.22kb
    • 提供者:its
  1. modulation-and-VHDL-program-

    0下载:
  2. 这些资料可以帮助学习这种语言的人学习如何编写程序实现基带调制的仿真。 - Such information can help people learn the language learning how to program baseband modulation simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:343.23kb
    • 提供者:桂婷
  1. i2c

    0下载:
  2. VHDL语言编写的I2C core,已经验证通过!
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:343.26kb
    • 提供者:gelim_w
  1. dist_mem_gen_ds322_3

    0下载:
  2. core generator vhdl book
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:343.26kb
    • 提供者:joshua dorafshan
« 1 2 ... .55 .56 .57 .58 .59 2660.61 .62 .63 .64 .65 ... 4323 »
搜珍网 www.dssz.com